Exámenes de Fonaments dels Computadors UAB 2023
Los 2 exámenes de Fonaments dels Computadors de la UAB (Grado en Ingeniería Informática) de 2023 (Examen Parcial Bloque 2 - Turno Mañana (Curso 2023-2024)), con 10 problemas resueltos. Entran temas como Análisis de circuitos secuenciales: cronogramas, Moore y Mealy y Descripción de máquinas de estados en VHDL. Practícalos con corrección al momento, pistas en cada apartado y la solución paso a paso.
Examen Parcial Bloque 2 - Turno Mañana (Curso 2023-2024) (2023)
Temas del examen: Análisis de circuitos secuenciales: cronogramas, Moore y Mealy · Descripción de máquinas de estados en VHDL · Registros, contadores y memorias: detección y generación de secuencias · Temporización y sincronización de circuitos síncronos
- Pregunta 1 · Análisis de circuitos secuenciales: cronogramas, Moore y Mealy
A partir de un esquema lógico síncrono con dos biestables D, reset asíncrono y entradas X y CK: a) Completar el cronograma temporal para q1, q0 e Y. b) Determinar si es máquina de Mealy o Moore,… - Pregunta 2 · Descripción de máquinas de estados en VHDL
Pregunta 2. Síntesis y análisis de FSM en VHDL. Se proporciona una descripción en VHDL y la codificación de 4 estados (S0 a S3). a. Determinar si es Moore o Mealy, diagrama de bloques genérico con… - Pregunta 3 · Registros, contadores y memorias: detección y generación de secuencias
Análisis de un circuito con contador síncrono de 3 bits y decodificación combinacional para obtener la secuencia hexadecimal periódica. - Pregunta 4 (a y b) - Divisor y detector · Registros, contadores y memorias: detección y generación de secuencias
Apartados 4.a y 4.b de la Pregunta 4: Diseño de un divisor de frecuencia de 1000 MHz a 125 MHz mediante contadores y diseño/justificación de un detector de secuencias continuas de 6 dígitos… - Pregunta 4.c - Tiempos de biestable · Temporización y sincronización de circuitos síncronos
Apartado 4.c de la Pregunta 4: Definición conceptual y cronograma explicativo de los parámetros temporales de un biestable D síncrono con entradas asíncronas: tiempo de setup (t_su), hold time (t_H)…
Examen Parcial de Fundamentos de Computadores - Bloque 2 (2023)
Temas del examen: Análisis de circuitos secuenciales: cronogramas, Moore y Mealy · Descripción de máquinas de estados en VHDL · Registros, contadores y memorias: detección y generación de secuencias · Temporización y sincronización de circuitos síncronos
- Pregunta 1 · Análisis de circuitos secuenciales: cronogramas, Moore y Mealy
A partir del circuito digital síncrono con biestables D dado y las señales de entrada (CK, Reset, X), se pide: a) Deducir y completar la evolución temporal para q1, q0 e Y. b) Determinar si es modelo… - Pregunta 2 · Descripción de máquinas de estados en VHDL
Pregunta 2. Análisis y diseño a partir de código VHDL. A partir de una entidad VHDL MISTERIO con procesos StoreState y ComputingGraf y de la tabla de asignación binaria de 4 estados (S0: 00, S1: 01,… - Pregunta 3 · Registros, contadores y memorias: detección y generación de secuencias
Analizar un circuito secuencial con un contador síncrono binario de 3 bits con recorte de ciclo por carga síncrona en 101_2 (load = q2 · q0) y decodificación de salidas (S3, S2, S1, S0). Deducir la… - Pregunta 4.a-b - División de frecuencia y generad… · Registros, contadores y memorias: detección y generación de secuencias
Pregunta 4.a: Explicar el fundamento y diseño de un divisor de frecuencia de 1600 MHz a 200 MHz. Pregunta 4.b: Razonar la validez de la afirmación sobre generación de secuencias de 6 dígitos… - Pregunta 4.c - Parámetros temporales en biestables · Temporización y sincronización de circuitos síncronos
Definir con precisión el tiempo de setup (t_su), tiempo de hold (t_h) y tiempo de propagación (t_p o t_pco) de un biestable D con entradas asíncronas y representarlos en un cronograma temporal.
También puedes estudiar por temas
Practica un tema con ejercicios de los exámenes de todos los años, mezclados.
- Registros, contadores y memorias: detección y generación de secuencias · 8 problemas · 45 % de que salga
- Descripción de máquinas de estados en VHDL · 5 problemas · 45 % de que salga
- Análisis de circuitos secuenciales: cronogramas, Moore y Mealy · 4 problemas · 40 % de que salga
- Temporización y sincronización de circuitos síncronos · 4 problemas · 40 % de que salga
- Álgebra de Boole y minimización de funciones · 6 problemas · 50 % de que salga
- Síntesis combinacional: del enunciado a la implementación con MUX, decodificadores, ROM y PLA · 5 problemas · 50 % de que salga