Ejercicios de Descripción de máquinas de estados en VHDL

5 ejercicios de Descripción de máquinas de estados en VHDL que han salido en los exámenes de Fonaments dels Computadors de la UAB…

Pregunta 2 · 2023

Pregunta 2. Síntesis y análisis de FSM en VHDL. Se proporciona una descripción en VHDL y la codificación de 4 estados (S0 a S3). a. Determinar si es Moore o Mealy, diagrama de bloques genérico con dimensiones de señales y biestables. b. Implementación estructural con multiplexores y biestables D (CC1, bloque de…

Pregunta 2 · 2023

Pregunta 2. Análisis y diseño a partir de código VHDL. A partir de una entidad VHDL MISTERIO con procesos StoreState y ComputingGraf y de la tabla de asignación binaria de 4 estados (S0: 00, S1: 01, S2: 10, S3: 11): a) Determinar si es Moore o Mealy y detallar la estructura del esquema canónico; b) Plantear una…

Pregunta 3 · 2022

A partir del código VHDL que modela un sistema secuencial (PROVA2): a) Indicar si es Moore o Mealy, razonar y dibujar el diagrama de bloques genérico. b) Realizar la implementación estructural a partir del código VHDL. c) Dibujar el grafo de estados. d) Explicar qué secuencia o secuencias detecta y mediante qué…

Pregunta 4 · 2018

A partir del código VHDL que modela una máquina de estados con procesos synchroProc, NsProc y OutProc: a) Determina si es Moore o Mealy y completa el diagrama de bloques identificando procesos, señales y ancho de bits. b) Diseña la implementación circuital directa de NsProc con multiplexores. c) Dibuja el grafo de…

Pregunta 5 · 2018

Pregunta 5 (10 puntos). Análisis e implementación de una MEF descrita en VHDL (TriProces): determinar si es Moore o Mealy, seleccionar y completar el diagrama de bloques, implementar estructuralmente NsProc con multiplexores y puertas, y dibujar el grafo de transición de estados.

Otros temas de Fonaments dels Computadors

Circuitos combinacionales

• Álgebra de Boole y minimización de funciones · 6 problemas · 50 % de que salga
• Síntesis combinacional: del enunciado a la implementación con MUX, decodificadores, ROM y PLA · 5 problemas · 50 % de que salga
• Análisis de circuitos combinacionales: función, tiempo de respuesta y coste · 2 problemas · 50 % de que salga

Circuitos secuenciales

• Análisis de circuitos secuenciales: cronogramas, Moore y Mealy · 4 problemas · 40 % de que salga
• Síntesis de máquinas de estados finitos a partir del grafo o la tabla · 3 problemas · 30 % de que salga
• Registros, contadores y memorias: detección y generación de secuencias · 8 problemas · 45 % de que salga
• Temporización y sincronización de circuitos síncronos · 4 problemas · 40 % de que salga