Exámenes de Fonaments dels Computadors UAB 2022
El examen de Fonaments dels Computadors de la UAB (Grado en Ingeniería Informática) de 2022 (Examen Parcial Bloque 2 (Turno de Tarde) - Curso 2022-2023), con 4 problemas resueltos. Entran temas como Síntesis de máquinas de estados finitos a partir del grafo o la tabla y Descripción de máquinas de estados en VHDL. Practícalos con corrección al momento, pistas en cada apartado y la solución paso a paso.
Examen Parcial Bloque 2 (Turno de Tarde) - Curso 2022-2023 (2022)
Temas del examen: Síntesis de máquinas de estados finitos a partir del grafo o la tabla · Descripción de máquinas de estados en VHDL · Registros, contadores y memorias: detección y generación de secuencias
- Pregunta 1 · Síntesis de máquinas de estados finitos a partir del grafo o la tabla
Diseño de un circuito secuencial sincrónico de Moore a partir de un grafo de 5 estados (A, B, C, D, E) con inicialización al estado E, empleando biestables D y multiplexores de orden n-1. - Pregunta 2 · Registros, contadores y memorias: detección y generación de secuencias
Pregunta 2 (2,5 puntos). Generador de secuencia cíclica hexadecimal. Diseño y comparación de alternativas para emitir cíclicamente una secuencia fija de 17 dígitos hexadecimales por una salida Out:… - Pregunta 3 · Descripción de máquinas de estados en VHDL
A partir del código VHDL que modela un sistema secuencial (PROVA2): a) Indicar si es Moore o Mealy, razonar y dibujar el diagrama de bloques genérico. b) Realizar la implementación estructural a… - Pregunta 4 · Registros, contadores y memorias: detección y generación de secuencias
Registro de desplazamiento de 6 bits con carga paralela y desplazamiento a la derecha introduciendo un 1 en q5, con etapas inferiores q2, q1, q0 conectadas a la salida negada de la etapa previa. a)…
También puedes estudiar por temas
Practica un tema con ejercicios de los exámenes de todos los años, mezclados.
- Registros, contadores y memorias: detección y generación de secuencias · 8 problemas · 45 % de que salga
- Descripción de máquinas de estados en VHDL · 5 problemas · 45 % de que salga
- Síntesis de máquinas de estados finitos a partir del grafo o la tabla · 3 problemas · 30 % de que salga
- Álgebra de Boole y minimización de funciones · 6 problemas · 50 % de que salga
- Síntesis combinacional: del enunciado a la implementación con MUX, decodificadores, ROM y PLA · 5 problemas · 50 % de que salga
- Análisis de circuitos combinacionales: función, tiempo de respuesta y coste · 2 problemas · 50 % de que salga