Apartado 3 - Pregunta 1 · Tecnología e Ingeniería II PAU Cantabria Extraordinaria 2025
Tema: Electrónica digital combinacional · Del examen Extraordinaria (2025)
Enunciado
Apartado 3 [2 puntos]. Responda una de estas dos preguntas.
Pregunta 1. Realice las tareas indicadas en esta pregunta cuya puntuación se indica en las mismas. El sistema de seguridad de una máquina está compuesto por cuatro sensores identificados como a, b, c y d. En función del estado de estos sensores, la máquina podrá activarse (S=1) o permanecerá bloqueada (S=0) siguiendo la tabla de verdad mostrada en Tabla 1.
Tabla 1. Tabla de verdad. a · b · c · d · S
0 · 0 · 0 · 0 · 0
0 · 0 · 0 · 1 · 0
0 · 0 · 1 · 0 · 1
0 · 0 · 1 · 1 · 1
0 · 1 · 0 · 0 · 1
0 · 1 · 0 · 1 · 1
0 · 1 · 1 · 0 · 1
0 · 1 · 1 · 1 · 1
1 · 0 · 0 · 0 · 0
1 · 0 · 0 · 1 · 0
1 · 0 · 1 · 0 · 0
1 · 0 · 1 · 1 · 0
1 · 1 · 0 · 0 · 1
1 · 1 · 0 · 1 · 1
1 · 1 · 1 · 0 · 0
1 · 1 · 1 · 1 · 0
En base a este funcionamiento, se pide:
1)
[1,00 PUNTO] Obtener la función lógica simplificada del sistema utilizando el método de Karnaugh.
2)
[1,00 PUNTO] Implementar la función obtenida utilizando únicamente puertas lógicas de dos entradas NAND o NOR.
Para representar las puertas puede usarse los símbolos de la norma DIN o de la norma ASA.

Solución
Según los criterios oficiales de corrección
1) Obtener la función lógica simplificada del sistema utilizando el método de Karnaugh.
Solución: S = b·c' + a'·c / S = b·c̄ + ā·c
2) Implementar la función obtenida utilizando únicamente puertas lógicas de dos entradas NAND o NOR.
Solución: Implementación mediante puertas NAND de 2 entradas aplicando doble negación: . Los inversores de las entradas se implementan conectando las dos entradas de una NAND al mismo terminal.
Implementar la función obtenida utilizando únicamente puertas lógicas de dos entradas NAND o NOR.
Solución: Implementación mediante puertas NAND de 2 entradas aplicando Morgan: S = ((a'·c)' · (b·c')')'. Requiere inversores para a y c (puertas NAND con entradas unidas), dos NAND para generar (a'·c)' y (b·c')', y una NAND final que combina ambas salidas. Alternativamente, implementación equivalente usando únicamente puertas NOR de dos entradas.
La explicación paso a paso, hecha con IA, es Premium. Premium
Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.
‹ Apartado 3 - Pregunta 2 · Ordinaria 2026 · Apartado 3 - Pregunta 2 · Extraordinaria 2025 ›
Más ejercicios de Electrónica digital combinacional
- Pregunta 3.1 · Extraordinaria 2026
- Pregunta 3.2 · Extraordinaria 2026
- Apartado 3 - Pregunta 1 · Ordinaria 2026
- Apartado 3 - Pregunta 2 · Ordinaria 2026
- Apartado 3 - Pregunta 2 · Extraordinaria 2025
- Apartado 3 - Pregunta 1 · Ordinaria 2025
- Apartado 3 - Pregunta 2 · Ordinaria 2025
- Ejercicio 5 · Extraordinaria 2024
- Ejercicio 6 · Extraordinaria 2024
- Ejercicio 5 · Ordinaria 2024