Exámenes de Introducció als Computadors UPC 2013
Los 2 exámenes de Introducció als Computadors de la UPC (Grado en Ingeniería Informática) de 2013 (Examen 2 (8 de abril de 2013) y Examen Parcial E2 (28 de octubre de 2013)), con 15 problemas resueltos. Entran temas como Blocs aritmètics combinacionals (naturals i enters) y Circuits seqüencials: anàlisi. Practícalos con corrección al momento, pistas en cada apartado y la solución paso a paso.
Examen 2 (8 de abril de 2013) (2013)
Temas del examen: Blocs aritmètics combinacionals (naturals i enters) · Circuits seqüencials: anàlisi · Circuits seqüencials: síntesi i implementació · Anàlisi temporal: camí crític i temps de cicle · Processadors de propòsit específic i handshaking
- Ejercicio 1 · Blocs aritmètics combinacionals (naturals i enters)
A partir del esquema con bloques combinacionales sumador y restador de 4 bits, completar la tabla de 16 columnas con los valores de buses en hexadecimal, interpretaciones naturales sin signo (u),… - Ejercicio 2 · Circuits seqüencials: anàlisi
Dado un circuito secuencial síncrono con memoria ROM, multiplexor y dos biestables D que parten inicialmente del valor 0, dibujar el correspondiente grafo de estados incluyendo la leyenda empleada. - Ejercicio 3.a · Circuits seqüencials: anàlisi
Completar el cronograma simplificado del autómata tipo Moore para la secuencia de entradas dadas determinando los estados q1, q0 y las salidas w1, w0 en cada ciclo. - Ejercicio 3.b · Circuits seqüencials: síntesi i implementació
Indicar el contenido binario de cada posición de la ROM de estado siguiente (16 posiciones de 2 bits) y de la ROM de salidas (4 posiciones de 2 bits) para implementar el autómata. - Ejercicio 4 · Circuits seqüencials: anàlisi
Ejercicio 4: Circuito secuencial simple con análisis temporal de retardos. Dado un circuito con un biestable D, un inversor de realimentación y una puerta XOR con retardo, y un inversor de salida: a)… - Ejercicio 5.a · Processadors de propòsit específic i handshaking
Completar el grafo de estados de la Unidad de Control (UC) del PPE Z^2 agregando arcos, condiciones de transición (Vz, End) y salidas (InZ, Vzz). - Ejercicio 5.b · Anàlisi temporal: camí crític i temps de cicle
Determinar el camino crítico del procesador Z^2 listando los bloques que lo componen y calcular el tiempo de ciclo mínimo admisible. - Ejercicio 5.c · Circuits seqüencials: síntesi i implementació
Indicar el número de palabras y anchura en bits de palabra de dos memorias ROM (una para estado siguiente y otra para salidas) para implementar la UC con el número mínimo de biestables.
Examen Parcial E2 (28 de octubre de 2013) (2013)
Temas del examen: Representació de nombres naturals i enters · Blocs aritmètics combinacionals (naturals i enters) · Circuits seqüencials: anàlisi · Circuits seqüencials: síntesi i implementació · Anàlisi temporal: camí crític i temps de cicle · Processadors de propòsit específic i handshaking
- Pregunta 1 · Blocs aritmètics combinacionals (naturals i enters)
A partir del circuito combinacional a bloques mostrado en la figura, completa la tabla de verdad y comportamiento para las cuatro combinaciones de entradas X e Y de 8 bits, calculando las salidas e,… - Pregunta 2 - Anàlisi seqüencial · Circuits seqüencials: anàlisi
Pregunta 2 apartados a y b: Dibujar el grafo de estados del circuito secuencial síncrono (modelo Moore) y rellenar la tabla del cronograma simplificado con la secuencia de estados (q1q0) y salidas w. - Pregunta 2 - Síntesi amb ROM · Circuits seqüencials: síntesi i implementació
Pregunta 2 apartado c: Calcular el tamaño mínimo necesario de la memoria ROM (número de palabras y bits por palabra) al sustituir la lógica combinacional y usar un multiplexor de buses gobernado por… - Pregunta 2 - Anàlisi temporal · Anàlisi temporal: camí crític i temps de cicle
Pregunta 2 apartado d: Determinar el camino crítico del circuito secuencial y calcular el tiempo mínimo de ciclo de reloj (Tciclo) a partir de los retardos dados. - Pregunta 3 · Representació de nombres naturals i enters
Indica el número mínimo de bits necesarios para representar en complemento a dos los siguientes valores enteros con signo: -30, 37 y -1. - Pregunta 4 · Circuits seqüencials: síntesi i implementació
Diseñar un circuito secuencial síncrono de tipo Moore con entradas x, y y salida Err que detecte dos discrepancias consecutivas bit a bit (x ≠ y en dos ciclos seguidos). Completar el grafo de estados… - Pregunta 5 · Processadors de propòsit específic i handshaking
Diseñar el grafo de estados de la unidad de control para un procesador de propósito específico (PPE) de una máquina expendedora de café, indicando señales de control en cada estado y las condiciones…
También puedes estudiar por temas
Practica un tema con ejercicios de los exámenes de todos los años, mezclados.
- Circuits seqüencials: síntesi i implementació · 10 problemas · 95 % de que salga
- Circuits seqüencials: anàlisi · 8 problemas · 95 % de que salga
- Processadors de propòsit específic i handshaking · 7 problemas · 95 % de que salga
- Blocs aritmètics combinacionals (naturals i enters) · 6 problemas · 95 % de que salga
- Anàlisi temporal: camí crític i temps de cicle · 6 problemas · 95 % de que salga
- Representació de nombres naturals i enters · 4 problemas · 75 % de que salga