Examen de Introducció als Computadors UPC 2013 · Parcial E2 (28 de octubre de 2013)

Pregunta 1 (2 puntos). Análisis de circuito combinacional aritmético

A partir del circuito combinacional a bloques mostrado en la figura, completa la tabla de verdad y comportamiento para cada una de las cuatro combinaciones de entradas $X$ e $Y$ (cada vector consta de 8 bits). Se debe calcular el valor de las salidas $e$, $f$, $W$, $A$, $g$, $h$, así como la interpretación del bus de salida $A$ como magnitud con signo en complemento a dos ($As$) y como magnitud sin signo en binario natural ($Au$).

$X$

$Y$

$e$

$f$

$W$

$A$

$g$

$h$

$As$

$Au$

Pregunta 2. Análisis de circuito secuencial síncrono

A partir del esquema del circuito secuencial presentado a continuación:

a.

Dibuja el grafo de estados del circuito (modelo Moore), tomando como estado inicial $q_1q_0 = 00$. Incluye la leyenda indicando la codificación de estados y salidas.

b.

Rellena la secuencia de estados y valores de la salida $w$ en el siguiente cronograma simplificado, partiendo del ciclo en el que el estado es $00$ y la entrada $x = 0$:

Estado ($q_1q_0$)

00

10

x

0

1

1

0

0

1

0

1

0

0

1

w

0

1

Pregunta 2. Análisis de circuito secuencial síncrono

A partir del esquema del circuito secuencial presentado a continuación:

c. Si se sustituye la lógica combinacional de estado siguiente y salida por una memoria ROM y un multiplexor de buses para registrar los saltos, ¿cuál será el tamaño mínimo necesario de dicha ROM (número de palabras y bits por palabra)?

Pregunta 2. Análisis de circuito secuencial síncrono

A partir del esquema del circuito secuencial presentado a continuación:

d. Determina el camino crítico del circuito y el tiempo mínimo de ciclo de reloj ($T_{\text{ciclo}}$) considerando los siguientes retardos de propagación:

$T_p(\text{AND-2}) = 20\text{ u.t.}$

$T_p(\text{OR-2}) = 20\text{ u.t.}$

$T_p(\text{XOR-2}) = 30\text{ u.t.}$

$T_p(\text{Biestable}) = 100\text{ u.t.}$

$T_p(\text{Dec}) = 50\text{ u.t.}$

Supón que la entrada $x$ se estabiliza $90\text{ u.t.}$ tras el flanco activo de subida y que la salida $w$ debe permanecer estable $0\text{ u.t.}$ antes del siguiente flanco de reloj. Expresa los términos que componen $T_{\text{ciclo}}$.

u.t.

Pregunta 3 (0,5 puntos). Representación en complemento a dos

Indica el número mínimo de bits necesarios para representar en complemento a dos cada uno de los siguientes valores enteros con signo:

•

bits

•

bits

•

bits

Pregunta 4 (2 puntos). Diseño de FSM para detector con tolerancia a fallos

Se desea diseñar un circuito lógico secuencial síncrono (CLS) con dos entradas, $x$ e $y$, y una salida, $Err$, que verifique la coincidencia bit a bit entre dos secuencias con cierta tolerancia a errores. Se define que ambas secuencias son equivalentes si difieren en bits aislados, pero se considerará error si aparecen dos discrepancias consecutivas (es decir, $x \neq y$ en dos ciclos seguidos).

En el ciclo inmediatamente posterior a la detección de dos diferencias seguidas, el circuito debe activar la salida $Err = 1$ durante un ciclo. El ciclo inicial y cada ciclo en el que $Err = 1$ marcan el comienzo de una nueva secuencia de comparación.

A continuación se muestra un cronograma ilustrativo:

Ciclo

0

1

2

3

4

5

6

7

8

9

10

x

0

1

1

0

0

1

0

0

1

1

0

y

0

1

0

0

0

0

1

1

0

0

0

Err

0

0

0

0

0

0

0

1

0

1

0

Completa el grafo de estados de tipo Moore dibujando las transiciones y etiquetas correspondientes ($x, y$) sobre la estructura de estados proporcionada:

Pregunta 5 (2,5 puntos). Diseño de unidad de control para máquina de vending

Se requiere diseñar la unidad de control de un procesador de propósito específico (PPE) para gestionar una máquina expendedora de café. El circuito interactúa con una unidad de procesamiento que dispone de un bus de entrada de 8 bits (PREU-MONEDA) para la recepción del coste del producto y del importe de las monedas introducidas, y un bus de salida de 8 bits (CANVI) que entrega el cambio a devolver.

Las señales de control son:

Ini (entrada): a nivel alto durante 1 ciclo para indicar la selección de producto. Simultáneamente, el bus PREU-MONEDA contiene el precio del café.

Moneda (entrada): a nivel alto durante 1 ciclo para señalar la inserción de una moneda, disponible simultáneamente en PREU-MONEDA.

Fi (salida): pulso de 1 ciclo cuando el importe ingresado cubre o supera el precio, indicando el fin de la transacción y presentando el cambio exacto en CANVI.

La unidad de proceso entrega la condición de estado Pagat (activa cuando el saldo restante es menor o igual a cero) y es gobernada por las señales de control: $Mx$, $Ld-Mon$, $Ld-Preu$ y $Ld-Canvi$.

Condiciones de funcionamiento:

Un producto seleccionado siempre llega a servirse. Se ignora Ini hasta haber finalizado la venta actual.

La ranura de monedas se mantiene cerrada hasta que no se selecciona un producto.

El tiempo transcurrido entre la selección de un producto y la inserción de una moneda, o entre monedas consecutivas, es siempre superior a 100 ciclos de reloj.

Al activarse $Fi = 1$ se bloquea la entrada de monedas hasta una nueva selección.

Diseña el grafo de estados de la unidad de control indicando la leyenda con las señales de condición y la activación de las señales de control en cada estado.