Pregunta 4 · Introducció als Computadors UPC 2013
Tema: Circuits seqüencials: síntesi i implementació · Del examen Examen Parcial E2 (28 de octubre de 2013) (2013)
Enunciado
Pregunta 4 (2 puntos). Diseño de FSM para detector con tolerancia a fallos
Se desea diseñar un circuito lógico secuencial síncrono (CLS) con dos entradas, e , y una salida, , que verifique la coincidencia bit a bit entre dos secuencias con cierta tolerancia a errores. Se define que ambas secuencias son equivalentes si difieren en bits aislados, pero se considerará error si aparecen dos discrepancias consecutivas (es decir, en dos ciclos seguidos).
En el ciclo inmediatamente posterior a la detección de dos diferencias seguidas, el circuito debe activar la salida durante un ciclo. El ciclo inicial y cada ciclo en el que marcan el comienzo de una nueva secuencia de comparación.
A continuación se muestra un cronograma ilustrativo:
Ciclo
0
1
2
3
4
5
6
7
8
9
10
x
0
1
1
0
0
1
0
0
1
1
0
y
0
1
0
0
0
0
1
1
0
0
0
Err
0
0
0
0
0
0
0
1
0
1
0
Completa el grafo de estados de tipo Moore dibujando las transiciones y etiquetas correspondientes () sobre la estructura de estados proporcionada:

Solución
Según los criterios oficiales de corrección
Completa el grafo de estados de tipo Moore dibujando las transiciones y etiquetas correspondientes (x, y) sobre la estructura de estados proporcionada
Solución: Definición de estados (máquina de Moore): - E0 (): Estado base o de coincidencia. Las entradas son iguales () o se acaba de iniciar una secuencia. - E1 (): Se ha detectado un bit discrepante () aislado. Si el siguiente par coincide, se recupera la tolerancia; si vuelve a diferir, se confirma la condición de error. - E2 (): Notificación de error tras dos discrepancias sucesivas. Actúa además como nuevo inicio de secuencia. Transiciones entre estados: - Desde E0: - Si coinciden ( o ): permanece en E0. - Si difieren ( o ): transita a E1. - Desde E1: - Si coinciden ( o ): regresa a E0 (error aislado tolerado). - Si difieren de nuevo ( o ): pasa a E2 (dos discrepancias consecutivas). - Desde E2: (Este ciclo procesa el primer bit de la nueva secuencia) - Si coinciden ( o ): transita a E0. - Si difieren ( o ): transita a E1.
La explicación paso a paso, hecha con IA, es Premium. Premium
Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.
‹ Pregunta 2 - Síntesi amb ROM · 2013 · Ejercicio 4 - Implementació · 2012 ›