Ejercicios de Disseny i implementació de sistemes seqüencials

15 ejercicios de Disseny i implementació de sistemes seqüencials que han salido en los exámenes de Estructura i tecnologia de computadors II de la UDG…

Pregunta 4 · Examen eliminatori: Màquina Senzilla

Quina és l'amplada mínima (en bits) del bus d'adreces de la memòria ROM per a una Unitat de Control amb 53 estats i 5 bits d'entrada?

Pregunta 9 · Examen final de Juliol. Prova de Test

Es dissenya una màquina seqüencial de Moore que presenta 10 estats diferents. Quants biestables fan falta com a mínim per implementar aquest sistema?

Pregunta 10 · Examen final de Juliol. Prova de Test

Un sistema seqüencial compta amb 6 estats (dos biestables JK i un D), 4 entrades i 2 sortides. Quines han de ser les dimensions de la memòria ROM que emmagatzema la lògica combinacional associada als biestables?

Pregunta 12 · Examen final de Juliol. Prova de Test

Es dissenya una unitat de control amb 2 estats diferents, 7 senyals de sortida d'un bit i 8 bits d'entrada. Si s'implementa amb una memòria ROM i biestables de tipus T, quina és la capacitat mínima de la ROM?

Pregunta 4 · Exemples

Computador anàleg a la Màquina Senzilla amb UC cablejada amb ROM/PLA i biestables D: 4 senyals d'entrada de la UP cap a la UC, 11 línies de control cap a la UP i 14 estats a l'autòmat. Quines són les dimensions del bus d'adreces i del bus de dades de la memòria de la UC?

Pregunta 7 · Exemples

En un disseny incomplet d'un sistema seqüencial s'ha emprat una memòria ROM de 3 Kbytes juntament amb 5 biestables de tipus D. Si a cada estat hi ha associat un vector de sortida format per 7 senyals, quin és el nombre de línies d'entrada que té el sistema?

Pregunta 17 · Exemples

Quina amplada mínima ha de tenir el bus de dades d'una memòria ROM de la Unitat de Control per a un sistema amb 4 estats, biestables JK, vector de sortida de 8 senyals i 3 bits d'entrada?

Problema 2.- Disseny seqüencial de canvi de marxes · Juny

Disseny d'un circuit seqüencial síncron per al canvi de marxes d'una moto (punt mort, 1a, 2a i marxa enrere) amb palanques UP, DOWN i REVERSE, visualitzador amb 3 leds, biestables D i memòria ROM.

Pregunta 7 · Juny

Càlcul de la mida mínima de la memòria ROM per implementar un sistema seqüencial amb 26 estats, 7 senyals de sortida i 6 bits d'entrada mitjançant biestables D.

Pregunta 17 · Juny

Pregunta 17 sobre el nombre mínim de bits que ha de tenir el Bus de Dades de la memòria ROM de la Unitat de Control amb biestables T per a 32 estats diferents i vector de sortida de 8 senyals de bit.

Pregunta 7 · Juny

Es dissenya una màquina de Moore amb un diagrama format per 9 estats diferents. Cada estat té associades 5 línies de sortida. Per governar les transicions d'estat s'utilitzen 2 entrades d'1 bit cadascuna. Quants biestables són necessaris com a mínim per implementar aquest autòmat?

Ejercicio Qüestió 7 · Juny

Un autòmat tipus Moore consta d'un total de 9 estats interns, 5 línies de sortida i 2 senyals d'entrada d'un bit. Quants biestables són estrictament necessaris per codificar el seu estat intern?

Pregunta 8 · Juny

Un sistema seqüencial disposa de 6 estats (implementats amb dos biestables de tipus RS i un biestable tipus T), 4 entrades d'informació i 2 senyals de sortida. Quina mida ha de tenir la ROM que contingui la lògica combinacional associada als biestables i a les sortides?

Ejercicio Qüestió 8 · Juny

Es vol estructurar el bloc combinacional d'un circuit amb 6 estats (emmagatzemats en dos biestables RS i un biestable T), el qual disposa de 4 entrades i 2 sortides de dades. Quina mida ha de posseir la memòria ROM encarregada de realitzar aquesta lògica?

Ejercicio Qüestió 12 · Juny

Càlcul de la capacitat de memòria ROM necessària per a una unitat de control microprogramada amb 16 estats, 14 línies de sortida, 8 línies d'entrada i biestables JK.

Otros temas de Estructura i tecnologia de computadors II