Pregunta 4 · Estructura i tecnologia de computadors II UDG Exemples
Tema: Disseny i implementació de sistemes seqüencials · Del examen Exemples
Enunciado
Pregunta 4 (1 punt). Dimensions de la memòria en UC cablejada
Es considera un computador amb una arquitectura anàloga a la Màquina Senzilla que disposa d'una unitat de control amb disseny cablejat basat en memòria ROM/PLA i biestables D per al registre d'estat. Es disposa de les següents dades sobre el sistema:
La unitat de procés proporciona 4 senyals d'entrada cap a la unitat de control.
La unitat de control emet 11 línies de control dirigides a la unitat de procés.
L'autòmat d'estats finits del conjunt d'instruccions requereix un total de 14 estats diferents.
Quines seran les dimensions de bus d'adreces i de bus de dades de la memòria interna de la UC?

Solución
Según los criterios oficiales de corrección
Quines seran les dimensions de bus d'adreces i de bus de dades de la memòria interna de la UC?
Solución: d) 8 bits de bus d'adreces i 15 bits de bus de dades.
La explicación paso a paso, hecha con IA, es Premium. Premium
Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.
‹ Pregunta 12 · Examen final de Juliol. Prova de Test · Pregunta 7 · Exemples ›
Más ejercicios de Disseny i implementació de sistemes seqüencials
- Pregunta 4 · Examen eliminatori: Màquina Senzilla
- Pregunta 9 · Examen final de Juliol. Prova de Test
- Pregunta 10 · Examen final de Juliol. Prova de Test
- Pregunta 12 · Examen final de Juliol. Prova de Test
- Pregunta 7 · Exemples
- Pregunta 17 · Exemples
- Problema 2.- Disseny seqüencial de canvi de marxes · Juny
- Pregunta 7 · Juny
- Pregunta 17 · Juny
- Pregunta 7 · Juny