Problema 2.- Disseny seqüencial de canvi de marxes · Estructura i tecnologia de computadors II UDG Juny
Tema: Disseny i implementació de sistemes seqüencials · Del examen Juny
Enunciado
Problema 2.- Disseny seqüencial de canvi de marxes
Es vol dissenyar el control d'un canvi de marxes seqüencial per a una motocicleta de 500 kg que disposa de 3 marxes cap endavant (1a, 2a), punt mort i marxa enrere.
El sistema disposa de 2 palanques ( UP per pujar de marxa i DOWN per baixar-ne) i d'un polsador addicional ( REVERSE) per engranar la marxa enrere durant les maniobres.
Condicions de funcionament:
La marxa enrere només es pot engranar directament des del punt mort.
Les marxes cap endavant només poden pujar o baixar d'una en una mitjançant les palanques UP i DOWN.
Si es premen simultàniament les dues palanques (UP i DOWN), la moto manté la marxa actual.
Per sortir de la marxa enrere, es torna a punt mort prement UP.
El sistema es connecta a un visualitzador format per 3 leds (L1, L2, L3) que indiquen la marxa activa:
Punt mort: tots els leds apagats (000).
1a marxa: s'encén el led 1 (100).
2a marxa: s'encenen els leds 1 i 2 (110).
Marxa enrere: s'encén només el led 3 (001).
Es demana: Dissenyeu el circuit seqüencial síncron (senyal de rellotge de 0,1 s) que gestioni aquest control mitjançant biestables de tipus D i una memòria ROM de mida mínima adequada. Especifiqueu el diagrama d'estats, la codificació, la taula de transicions i l'esquema de connexió de la ROM.
a)
Nombre d'estats:
Biestables D necessaris:
b)
Paraules (posicions):
Bits per paraula:
bits
c)
Solución
Según los criterios oficiales de corrección
Nombre d'estats del sistema:
Solución: 4
Nombre de biestables D necessaris:
Solución: 2
Nombre de paraules (posicions) de la memòria ROM:
Solución: 32
Nombre de bits per paraula de la memòria ROM:
Solución: 5
Especificació del diagrama d'estats, la codificació, la taula de transicions i l'esquema de connexió de la ROM:
Solución: 1. Entrades i sortides: - Entrades (3 bits): UP, DW (Down), RE (Reverse). - Sortides (3 bits): L1, L2, L3. 2. Definició dels estats: - S0: Punt mort (), sortides 000. - S1: 1a marxa (), sortides 100. - S2: 2a marxa (), sortides 110. - S3: Marxa enrere (), sortides 001. 3. Taula de transicions: | Estat Actual () | Entrades (UP DW RE) | Estat Següent () | Sortides (L1 L2 L3) | | :--- | :--- | :--- | :--- | | 00 (S0) | 000 | 00 | 000 | | 00 (S0) | 001 | 11 | 000 | | 00 (S0) | 01X | 00 | 000 | | 00 (S0) | 100 | 01 | 000 | | 00 (S0) | 101 | 00 | 000 | | 00 (S0) | 11X | 00 | 000 | | 01 (S1) | 00X | 01 | 100 | | 01 (S1) | 010 | 00 | 100 | | 01 (S1) | 011 | 01 | 100 | | 01 (S1) | 100 | 10 | 100 | | 01 (S1) | 101 | 01 | 100 | | 01 (S1) | 11X | 01 | 100 | | 10 (S2) | 00X | 10 | 110 | | 10 (S2) | 010 | 01 | 110 | | 10 (S2) | 011 | 10 | 110 | | 10 (S2) | 1XX | 10 | 110 | | 11 (S3) | 0XX | 11 | 001 | | 11 (S3) | 100 | 00 | 001 | | 11 (S3) | 101 | 11 | 001 | | 11 (S3) | 11X | 11 | 001 | 4. Dimensionament i connexió de la memòria ROM: - Línies d'adreça: 2 bits d'estat actual () + 3 bits d'entrada (UP, DW, RE) = 5 entrades d'adreça (). Capacitat de posicions. - Línies de dades: 2 bits d'estat futur () + 3 bits de sortida del sistema (L1, L2, L3) = 5 bits de paraula (). - Mida total de la ROM: bits (32 paraules de 5 bits). - Les sortides es connecten a les entrades dels biestables 1 i 0 respectivament, que s'actualitzen pel flanc de pujada del rellotge. Les sortides es connecten als leds L1, L2 i L3.
La explicación paso a paso, hecha con IA, es Premium. Premium
Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.
‹ Pregunta 17 · Exemples · Pregunta 7 · Juny ›