Pregunta 17 · Estructura i tecnologia de computadors II UDG Juny

Pregunta 17. Amplada del bus de dades de la ROM de control

S'ha dissenyat una Unitat de Control que té un graf d'estats simplificat amb 32 estats diferents. Cada un dels estats té associat un vector de sortida de 8 senyals de bit. El sistema presenta 3 bits d'entrada, que són els que fan canviar d'estat. Es vol implementar la nova Unitat de Control utilitzant una memòria ROM i biestables del tipus T. Quin és el nombre mínim de bits que ha de tenir el Bus de Dades de la memòria ROM?