Pregunta 17 · Estructura i tecnologia de computadors II UDG Exemples

Tema: Disseny i implementació de sistemes seqüencials · Del examen Exemples

Enunciado

Pregunta 17. Amplada del bus de dades d'una ROM de control

Es vol dissenyar la Unitat de Control mitjançant una memòria ROM i biestables de tipus JK a partir d'un graf que compta amb 4 estats diferenciats. A cada estat li correspon un vector de sortida de 8 senyals de control. A més, el sistema disposa de 3 bits d'entrada que condicionen les transicions d'estat. Quina amplada mínima ha de tenir el bus de dades d'aquesta ROM?

Enunciado: Pregunta 17 · Estructura i tecnologia de computadors II UDG Exemples

Solución

Según los criterios oficiales de corrección

Quina amplada mínima ha de tenir el bus de dades d'aquesta ROM?

Solución: e. 12 bits

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Pregunta 7 · Exemples · Problema 2.- Disseny seqüencial de canvi de marxes · Juny ›

Más ejercicios de Disseny i implementació de sistemes seqüencials