Ejercicio 4 · Introducció als Computadors UPC 2012

Tema: Circuits seqüencials: síntesi i implementació · Del examen Examen Parcial E2 (Marzo 2012) (2012)

Enunciado

Ejercicio 4 (2 puntos). Cronograma y máquina de estados reconocedora

Se desea implementar un circuito secuencial con una entrada xx y una salida ww con el siguiente comportamiento: la salida ww vale 1 en el ciclo cc siempre y cuando la entrada haya sido 1 en el ciclo c−3c - 3 y no se haya producido ningún otro 1 hasta dicho ciclo cc. En cualquier otro caso, la salida vale 0.

a)

Dibuja el grafo de estados de tipo Moore (incluyendo su correspondiente leyenda) que describe esta funcionalidad.

b)

Completa la fila de estados y la fila de la salida ww en el siguiente cronograma simplificado:

Ciclo

00

01

02

03

04

05

06

07

08

09

10

11

12

13

14

15

16

Estado

E0

x

0

1

0

0

0

1

1

0

0

1

0

1

0

1

0

0

0

w

0

0

0

0

1

0

0

0

0

Enunciado: Ejercicio 4 · Introducció als Computadors UPC 2012

Solución

Según los criterios oficiales de corrección

a. Dibuja el grafo de estados de tipo Moore (incluyendo su correspondiente leyenda) que describe esta funcionalidad.

Solución: Definimos cuatro estados con la siguiente semántica: - E0 (w=0)E_0\ (w = 0): Estado de reposo (ningún '1' reciente a rastrear). Si x=0x = 0 permanece en E0E_0; si x=1x = 1 pasa a E1E_1. - E1 (w=0)E_1\ (w = 0): Se ha detectado un '1' hace 1 ciclo. Si x=0x = 0 avanza a E2E_2; si x=1x = 1 se reinicia la cuenta permaneciendo en E1E_1. - E2 (w=0)E_2\ (w = 0): Se detectó el '1' hace 2 ciclos seguido de un '0'. Si x=0x = 0 avanza a E3E_3; si x=1x = 1 se reinicia el conteo yendo a E1E_1. - E3 (w=1)E_3\ (w = 1): Se cumplen exactamente los 3 ciclos con ceros intermedios. Si x=0x = 0 vuelve a E0E_0; si x=1x = 1 inicia una nueva secuencia yendo a E1E_1. Leyenda: Nodos etiquetados con el estado y la salida asociada (Ei/wE_i / w), aristas etiquetadas con la entrada xx.

b. Fila de estados: Ciclo 01

Solución: E0

b. Fila de estados: Ciclo 02

Solución: E1

b. Fila de estados: Ciclo 03

Solución: E2

b. Fila de estados: Ciclo 04

Solución: E3

b. Fila de estados: Ciclo 05

Solución: E0

b. Fila de estados: Ciclo 06

Solución: E1

b. Fila de estados: Ciclo 07

Solución: E1

b. Fila de estados: Ciclo 08

Solución: E2

b. Fila de estados: Ciclo 09

Solución: E3

b. Fila de estados: Ciclo 10

Solución: E1

b. Fila de estados: Ciclo 11

Solución: E2

b. Fila de estados: Ciclo 12

Solución: E1

b. Fila de estados: Ciclo 13

Solución: E2

b. Fila de estados: Ciclo 14

Solución: E1

b. Fila de estados: Ciclo 15

Solución: E2

b. Fila de estados: Ciclo 16

Solución: E3

b. Fila de salida w: Ciclo 09

Solución: 1

b. Fila de salida w: Ciclo 10

Solución: 0

b. Fila de salida w: Ciclo 11

Solución: 0

b. Fila de salida w: Ciclo 12

Solución: 0

b. Fila de salida w: Ciclo 13

Solución: 0

b. Fila de salida w: Ciclo 14

Solución: 0

b. Fila de salida w: Ciclo 15

Solución: 0

b. Fila de salida w: Ciclo 16

Solución: 1

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Problema 6 · 2012 · Problema 4 · Examen 2 (temas 4, 5, 6 y 7) ›

Más ejercicios de Circuits seqüencials: síntesi i implementació