Ejercicio 4 - Implementació · Introducció als Computadors UPC 2012

A partir del graf d'estats d'un circuit seqüencial (CLS) que s'adjunta tot seguit:

c. Si s'implementa aquest CLS segons el model de Moore emprant una única memòria ROM i un multiplexor de busos: quants biestables són necessaris? Quantes paraules ha de tenir la ROM i quants bits ha de tenir cada paraula? Quant val $k$ si el multiplexor de busos és un MUX-$k$-1? Quants bits té cada bus del multiplexor?

#Biestables · #Paraules ROM · #Bits/Paraula ROM · k · #Bits/Bus