Exámenes de Estructura de Computadors I UDL 2017
Los 2 exámenes de Estructura de Computadors I de la UDL (Grado en Ingeniería Informática) de 2017 (Examen Parcial - Novembre 2017 y Examen Parcial 2 - Curs 2017-2018), con 6 problemas resueltos. Entran temas como Sistemes de numeració, representació de nombres i aritmètica binària. Practícalos con corrección al momento, pistas en cada apartado y la solución paso a paso.
Examen Parcial - Novembre 2017 (2017)
Temas del examen: Sistemes de numeració, representació de nombres i aritmètica binària · Àlgebra de Boole, simplificació i disseny amb portes
- Pregunta 1 · Àlgebra de Boole, simplificació i disseny amb portes
Pregunta 1: Demostreu mitjançant les lleis i postulats de l'àlgebra de commutació les identitats a ⊕ b = ā ⊕ b̄ i a(b ⊕ c) = ab ⊕ ac. Verifiqueu la propietat associativa per a la funció XOR i… - Pregunta 2 · Sistemes de numeració, representació de nombres i aritmètica binària
Efectueu les següents operacions en sistema binari amb una longitud fixa de 6 dígits en Ca1 i Ca2: a) +25 - 7 en Ca1. b) -25 + 7 en Ca1. c) -25 - 7 en Ca2 amb el rang per a n=6. - Pregunta 3 · Àlgebra de Boole, simplificació i disseny amb portes
Donada la funció booleana de tres variables f(a,b,c): a) Simplifiqueu mitjançant àlgebra de Boole. b) Construïu la taula de veritat. c) Canònica disjuntiva i conjuntiva. d) Funció complementària f…
Examen Parcial 2 - Curs 2017-2018 (2017)
Temas del examen: Àlgebra de Boole, simplificació i disseny amb portes · Blocs combinacionals: multiplexors, descodificadors i codificadors · Circuits seqüencials: biestables, comptadors i màquines d'estats
- Exercici 1 · Àlgebra de Boole, simplificació i disseny amb portes
Disseny d'un circuit combinacional amb portes AND, OR i NOT per al control de temperatura d'un procés químic a partir de 3 sensors T1, T2 i T3. - Exercici 2 · Blocs combinacionals: multiplexors, descodificadors i codificadors
Exercici 2 (3,75 punts): Anàlisi i síntesi d'un circuit combinacional format per descodificador de 2 a 4, multiplexor de 4 a 1 i portes NOR. Es demanen: a) expressions de sortida del descodificador… - Exercici 3 · Circuits seqüencials: biestables, comptadors i màquines d'estats
Disseny complet d'un comptador binari síncron descendent de 3 a 0 amb entrades Init i Parar, utilitzant biestables JK i portes NAND.
También puedes estudiar por temas
Practica un tema con ejercicios de los exámenes de todos los años, mezclados.
- Àlgebra de Boole, simplificació i disseny amb portes · 5 problemas · 70 % de que salga
- Sistemes de numeració, representació de nombres i aritmètica binària · 3 problemas · 60 % de que salga
- Circuits seqüencials: biestables, comptadors i màquines d'estats · 3 problemas · 50 % de que salga
- Blocs combinacionals: multiplexors, descodificadors i codificadors · 2 problemas · 50 % de que salga