Exercici 3 · Estructura de Computadors I UDL 2017

Tema: Circuits seqüencials: biestables, comptadors i màquines d'estats · Del examen Examen Parcial 2 - Curs 2017-2018 (2017)

Enunciado

Exercici 3 [3,5 punts]. Disseny d'un comptador binari descendent amb biestables JK

Es vol dissenyar un circuit comptador binari síncron que compta en ordre descendent des de 3 fins a 0 (3→2→1→03 \rightarrow 2 \rightarrow 1 \rightarrow 0) d'acord amb les següents especificacions:

A cada impuls de rellotge, el comptador decrementa el seu valor en 1 unitat.

Quan el senyal d'entrada Init=1\text{Init} = 1, el comptador es carrega immediatament amb el valor 3.

Quan el senyal d'entrada Parar=1\text{Parar} = 1, el comptador s'atura i manté el valor actual.

Quan el comptador arriba al valor mínim 0, es queda bloquejat en 0 fins que el senyal Init\text{Init} el torni a inicialitzar a 3.

Mıˊn\text{Mín} és un senyal de sortida que pren el valor 1 únicament quan el comptador es troba en l'estat mínim (0).

Les entrades Init\text{Init} i Parar\text{Parar} mai s'activaran simultàniament a 1 (Init×Parar=0\text{Init} \times \text{Parar} = 0).

Realitzeu el disseny complet del circuit utilitzant biestables JK disparats per flanc i portes lògiques NAND.

a)

b)

Enunciado: Exercici 3 · Estructura de Computadors I UDL 2017

Solución

Según los criterios oficiales de corrección

J_1:

Solución: Init\text{Init}

K_1:

Solución: Init‾⋅Parar‾⋅Qˉ0\overline{\text{Init}} \cdot \overline{\text{Parar}} \cdot \bar{Q}_0

J_0:

Solución: Init+Parar‾⋅Q1\text{Init} + \overline{\text{Parar}} \cdot Q_1

K_0:

Solución: Init‾⋅Parar‾\overline{\text{Init}} \cdot \overline{\text{Parar}}

Mín:

Solución: Qˉ1⋅Qˉ0\bar{Q}_1 \cdot \bar{Q}_0

Disseny complet del circuit (taules, simplificació i esquema lògic amb portes NAND)

Solución: 1. Codificació dels estats i taula d'excitació dels biestables JK: - Estat 3: Q1Q0=11Q_1 Q_0 = 11 - Estat 2: Q1Q0=10Q_1 Q_0 = 10 - Estat 1: Q1Q0=01Q_1 Q_0 = 01 - Estat 0: Q1Q0=00Q_1 Q_0 = 00 Taula d'excitació del biestable JK: - 0→00 \rightarrow 0: J=0,K=XJ=0, K=\text{X} - 0→10 \rightarrow 1: J=1,K=XJ=1, K=\text{X} - 1→01 \rightarrow 0: J=X,K=1J=\text{X}, K=1 - 1→11 \rightarrow 1: J=X,K=0J=\text{X}, K=0 2. Taula de transicions i excitacions completa: Vegeu les 13 combinacions (les condicions Init=Parar=1\text{Init}=\text{Parar}=1 són no importa X\text{X}). 3. Simplificació de les funcions: - Mıˊn=Qˉ1Qˉ0=Q1+Q0‾=Qˉ1⋅Qˉ0‾‾\text{Mín} = \bar{Q}_1 \bar{Q}_0 = \overline{Q_1 + Q_0} = \overline{\overline{\bar{Q}_1 \cdot \bar{Q}_0}} - J1=InitJ_1 = \text{Init} - K1=Init‾⋅Parar‾⋅Qˉ0=K0⋅Qˉ0K_1 = \overline{\text{Init}} \cdot \overline{\text{Parar}} \cdot \bar{Q}_0 = K_0 \cdot \bar{Q}_0 - J0=Init+Parar‾⋅Q1=Init‾⋅Parar‾⋅Q1‾‾J_0 = \text{Init} + \overline{\text{Parar}} \cdot Q_1 = \overline{\overline{\text{Init}} \cdot \overline{\overline{\text{Parar}} \cdot Q_1}} - K0=Init‾⋅Parar‾=Init+Parar‾K_0 = \overline{\text{Init}} \cdot \overline{\text{Parar}} = \overline{\text{Init} + \text{Parar}} 4. Implementació amb portes NAND: Conversió de totes les expressions a forma NAND aplicant les lleis de De Morgan.

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

Problema 2 · 2014 ›

Más ejercicios de Circuits seqüencials: biestables, comptadors i màquines d'estats