Pregunta 1 · Fonaments dels Computadors UAB 2022

a. Obtén a partir del diagrama la tabla de transición de estados y la tabla de salidas del modelo (Moore).

Solución: Tabla de transición de estados: - A con X=0 va a D; con X=1 va a B. - B con X=0 va a D; con X=1 va a A. - C con X=0 va a C; con X=1 va a B. - D con X=0 va a C; con X=1 va a E. - E con X=0 va a D; con X=1 va a E. Tabla de salidas (Moore): - Estado A: Y = 0 - Estado B: Y = 1 - Estado C: Y = 0 - Estado D: Y = 0 - Estado E: Y = 0

b. Asigna los códigos binarios a cada uno de los estados según la pauta facilitada.

Solución: Dado que existen 5 estados, requerimos $\lceil \log_2 5 \rceil = 3$ variables de estado ($q_2, q_1, q_0$): - A: 000 - B: 001 - C: 010 - D: 011 - E: 100

c. A partir de las tablas codificadas, formula las ecuaciones de entrada a los biestables tipo D (funciones de estado siguiente) y las salidas del sistema.

Solución: Entradas MUX con variables de control $q_2 q_1 q_0$: - 000: $q_2^+ = 0$, $q_1^+ = \overline{X}$, $q_0^+ = 1$ - 001: $q_2^+ = 0$, $q_1^+ = \overline{X}$, $q_0^+ = \overline{X}$ - 010: $q_2^+ = 0$, $q_1^+ = \overline{X}$, $q_0^+ = X$ - 011: $q_2^+ = X$, $q_1^+ = \overline{X}$, $q_0^+ = 0$ - 100: $q_2^+ = X$, $q_1^+ = \overline{X}$, $q_0^+ = \overline{X}$ - 101 a 111: asignables a 0 (o indiferencias). Para la salida $Y$, controlando un MUX con $q_2 q_1$ y conectando $q_0$ en la entrada 00: $Y = q_0$ cuando $q_2 q_1 = 00$, y $Y = 0$ para las demás combinaciones (01, 10, 11).

d. Dibuja el esquema eléctrico del circuito resultante empleando biestables D (ecuación característica q+ = D) y multiplexores.

Solución: Estructura del circuito: - Un MUX 8:1 de 3 bits de salida comandado por $q_2 q_1 q_0$ que genera el bus $q_2^+ q_1^+ q_0^+$ a partir de la entrada $X$. - Tres biestables tipo D ($D_2, D_1, D_0$) que almacenan el estado. - Inicialización a E (código 100): la señal asíncrona de inicialización *init* se conecta a la entrada Set (S) de $D_2$ y a las entradas Reset (R) de $D_1$ y $D_0$. Las entradas complementarias de cada flip-flop se dejan a nivel bajo inactivo (0). - Un multiplexor 4:1 con líneas de selección $q_2 q_1$ para generar la salida $Y$, con entradas $[q_0, 0, 0, 0]$.