Ejercicio 4 · Tecnología e Ingeniería II PAU Murcia Ordinaria 2024

Ejercicio 4. (2,5 puntos) Diseño e implementación de un sistema electrónico combinacional con puertas lógicas.

Se quiere diseñar un sistema electrónico mediante puertas lógicas para controlar la puesta en marcha de un elevador de piezas pesadas en una empresa. El sistema consta de cuatro variables de entrada; dos transductores $A_1$ y $A_2$, y dos pulsadores manuales $P_1$ y $P_2$. La señal de salida $F$ debe cumplir las siguientes condiciones:

• $F = 0$ (salida desactivada) (elevador parado) cuando simultáneamente ambos pulsadores estén desactivados $P_1 = P_2 = 0$.

• $F = 1$ (salida activada) (puesta en marcha del elevador) cuando simultáneamente ambos pulsadores estén activados $P_1 = P_2 = 1$.

• $F = A_2$ (la salida tendrá el mismo nivel lógico que el transductor $A_2$) cuando simultáneamente el pulsador $P_1$ esté desactivado ($P_1 = 0$) y el pulsador $P_2$ activado ($P_2 = 1$).

• $F = \overline{A_1} \cdot A_2$ (la salida tendrá el nivel lógico correspondiente a la operación Booleana que se indica entre los niveles de ambos transductores) cuando simultáneamente el pulsador $P_1$ esté activado ($P_1 = 1$) y el pulsador $P_2$ desactivado ($P_2 = 0$).

a)

(0,5 puntos) Construir la tabla de verdad completando el valor de la salida $F$:

Dec

Entradas

Salida

$A_1$

$A_2$

$P_1$

$P_2$

$F$

b)

(1 punto) Representar la tabla de verdad en un "mapa" de Karnaugh, y obtener la función lógica de salida simplificada en forma de "Minterms" (suma de productos).

$A_1A_2 \backslash P_1P_2$

00

01

11

10

c)

(1 punto) Diseñar el circuito lógico correspondiente utilizando el menor número posible de puertas lógicas NAND de dos entradas, y su simbología normalizada (preferentemente ANSI-IEEE).