Opción A - Ejercicio 4 - Electrónica digital secu… · Tecnología e Ingeniería II PAU Canarias Julio 2024

Tema: Electrónica digital secuencial · Del examen Julio (2024)

Enunciado

Un equipo de fabricación de piezas metálicas dispone de un circuito combinacional de tres entradas (A, B y C) para determinar la tolerancia en las medidas de las piezas. El proceso dispone de tres calibradores conectados a las entradas del sistema combinacional. Las piezas que superan el control de calidad activan la salida del circuito combinacional P (P=1) cuando se produzcan las siguientes combinaciones de entrada:

Siempre que los calibradores A y C estén desactivados (A=0 y C=0)

Siempre que los calibradores A y C estén activados (A=1 y C=1)

c)

Respecto a una báscula (biestable) RS. Implemente el circuito con puertas NAND, dibuje su símbolo y escriba su tabla de verdad.

Enunciado: Opción A - Ejercicio 4 - Electrónica digital secu… · Tecnología e Ingeniería II PAU Canarias Julio 2024

Solución

Solución de AprenAI (no es la oficial)

c) Respecto a una báscula (biestable) RS. Implemente el circuito con puertas NAND, dibuje su símbolo y escriba su tabla de verdad.

Solución: 1. Implementación con puertas NAND (Biestable SˉRˉ\bar{S}\bar{R} / RSRS): Consta de dos puertas NAND de dos entradas cruzadas: - Puerta NAND 1: Una entrada es Sˉ\bar{S} (o SS invertida) y la otra entrada procede de la salida Qˉ\bar{Q}. Su salida es QQ. - Puerta NAND 2: Una entrada es Rˉ\bar{R} (o RR invertida) y la otra entrada procede de la salida QQ. Su salida es Qˉ\bar{Q}. *(Si se implementa con entradas activas a nivel alto SS y RR, se añaden dos inversores NAND a las entradas)*. 2. Símbolo lógico: Un bloque rectangular con las entradas a la izquierda (SS y RR, o Sˉ\bar{S} y Rˉ\bar{R} con círculos de negación) y las salidas a la derecha (QQ y Qˉ\bar{Q}). 3. Tabla de verdad (entradas activas en nivel bajo SˉRˉ\bar{S}\bar{R}): | Sˉ\bar{S} | Rˉ\bar{R} | Qn+1Q_{n+1} | Qˉn+1\bar{Q}_{n+1} | Función | | :---: | :---: | :---: | :---: | :--- | | 0 | 0 | 1 | 1 | No permitido / Indeterminado | | 0 | 1 | 1 | 0 | Activación (SetSet, Q=1Q=1) | | 1 | 0 | 0 | 1 | Desactivación (ResetReset, Q=0Q=0) | | 1 | 1 | QnQ_n | Qˉn\bar{Q}_n | Memoria (sin cambio) | *(Si se considera activo a nivel alto con inversores previos: S=0,R=0→S=0, R=0 \to Memoria; S=0,R=1→ResetS=0, R=1 \to Reset; S=1,R=0→SetS=1, R=0 \to Set; S=1,R=1→S=1, R=1 \to Prohibido)*.

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Ejercicio 4 - Electrónica digital secuencial · Junio 2025 · Opción B - Ejercicio 4 - Electrónica digital secu… · Julio 2024 ›

Más ejercicios de Electrónica digital secuencial