Examen de Introducció als Computadors UPC 2012 · Parcial E2 (Marzo 2012)

Ejercicio 1 (1 punto). Representación numérica binaria y complemento a dos

En la siguiente tabla se presentan distintas filas que relacionan un vector de 8 bits ($X$), su valor decimal interpretado como un entero sin signo ($X_u$) y su valor decimal interpretado como un entero con signo en complemento a dos ($X_s$). Completa todas las celdas vacías:

X (8 bits)

X u (natural)

X s (complemento a dos)

1111 0000

15

-86

Ejercicio 2 (1,5 puntos). Análisis de circuito combinacional aritmético

Considera el circuito combinacional a bloques mostrado en el siguiente esquema, con entradas vectoriales de 8 bits $X$ e $Y$, y salidas $a, b, c, d, e$ y $W$:

Determina el valor binario de todas las salidas para cada una de las tres combinaciones de entrada especificadas en la tabla:

X

Y

a

b

c

d

e

W

1111 0000

1111 0000

1000 0000

0000 0001

0000 0000

1111 1111

Ejercicio 3 (1,5 puntos). Grafo de estados de circuito secuencial

A partir del circuito secuencial síncrono que se muestra a continuación, donde los biestables tipo D se inicializan a 0 ($q_1 = 0, q_0 = 0$), dibuja el grafo de estados completo indicando claramente la leyenda utilizada:

Ejercicio 4 (2 puntos). Cronograma y máquina de estados reconocedora

Se desea implementar un circuito secuencial con una entrada $x$ y una salida $w$ con el siguiente comportamiento: la salida $w$ vale 1 en el ciclo $c$ siempre y cuando la entrada haya sido 1 en el ciclo $c - 3$ y no se haya producido ningún otro 1 hasta dicho ciclo $c$. En cualquier otro caso, la salida vale 0.

a)

Dibuja el grafo de estados de tipo Moore (incluyendo su correspondiente leyenda) que describe esta funcionalidad.

b)

Completa la fila de estados y la fila de la salida $w$ en el siguiente cronograma simplificado:

Ciclo

00

01

02

03

04

05

06

07

08

09

10

11

12

13

14

15

16

Estado

E0

x

0

1

0

0

0

1

1

0

0

1

0

1

0

1

0

0

0

w

0

0

0

0

1

0

0

0

0

Ejercicio 5. Diseño y análisis temporal de un PPE

Se desea diseñar un circuito mediante un procesador de propósito específico (PPE) que calcule secuencialmente la media aritmética entre el valor absoluto del dato de entrada y la media calculada hasta el momento: $\text{Avg}_{nuevo} = \lfloor (|X| + \text{Avg}_{actual})/2 \rfloor$.

Ejemplo de funcionamiento: Si la secuencia de entradas es $2, -3, 5, -2$, la salida Avg tomará los valores: $1 = \lfloor (0 + 2)/2 \rfloor$, $2 = \lfloor (1 + 3)/2 \rfloor$, $3 = \lfloor (2 + 5)/2 \rfloor$, $2 = \lfloor (3 + 2)/2 \rfloor$. Las entradas siempre están comprendidas en el rango de -1000 a 1000.

El PPE se comunica con el circuito productor de números a través del bus $X$ de 8 bits y sincroniza la transferencia mediante un protocolo de handshake de 4 fases (utilizando las señales Req y Ack). Por consiguiente, el PPE dispone de 2 entradas ($X$, Req) y 2 salidas (AVG, Ack). Todos los registros se inicializan a 0.

a)

Escribe la etiqueta estándar de los bloques combinacionales B1 y B2 utilizados en la Unidad de Proceso (UP) para realizar los cálculos correctamente.

b)

Completa el grafo de estados de la Unidad de Control (UC) del PPE y rellena la tabla de salidas con las señales de control necesarias.

Estado · Ack · Ld1 · Mx · Ld2

c)

Si la UC se implementa con el número mínimo de biestables, una memoria ROM y un multiplexor de buses, responde:

Ejercicio 5. Diseño y análisis temporal de un PPE

Se desea diseñar un circuito mediante un procesador de propósito específico (PPE) que calcule secuencialmente la media aritmética entre el valor absoluto del dato de entrada y la media calculada hasta el momento: $\text{Avg}_{nuevo} = \lfloor (|X| + \text{Avg}_{actual})/2 \rfloor$.

Ejemplo de funcionamiento: Si la secuencia de entradas es $2, -3, 5, -2$, la salida Avg tomará los valores: $1 = \lfloor (0 + 2)/2 \rfloor$, $2 = \lfloor (1 + 3)/2 \rfloor$, $3 = \lfloor (2 + 5)/2 \rfloor$, $2 = \lfloor (3 + 2)/2 \rfloor$. Las entradas siempre están comprendidas en el rango de -1000 a 1000.

El PPE se comunica con el circuito productor de números a través del bus $X$ de 8 bits y sincroniza la transferencia mediante un protocolo de handshake de 4 fases (utilizando las señales Req y Ack). Por consiguiente, el PPE dispone de 2 entradas ($X$, Req) y 2 salidas (AVG, Ack). Todos los registros se inicializan a 0.

d)

Suponiendo la implementación del apartado anterior y los siguientes parámetros temporales:

Las señales Req y el bus $X$ son estables a partir de 50 u.t. tras el inicio de ciclo.

La señal Ack y el bus AVG deben estar estables 40 u.t. antes del fin de ciclo.

Tiempo de propagación de cada sumador, de B1 y de B2: 150 u.t.

Tiempo de propagación de los biestables (registros y UC): 100 u.t.

Tiempo de propagación de la memoria ROM: 330 u.t.

Tiempo de propagación de los multiplexores: 100 u.t.

Determina cuál es el camino crítico del circuito (secuencia de bloques por los que pasa) y el tiempo de ciclo mínimo del PPE.

u.t.