Ejercicio Teoria 4 · Fonaments d'Informàtica UAB 2021

Teoria 4 (1 punt). Estat del processador davant una interrupció

Mentre la CPU està executant la instrucció CMP RPG0, RPG1 d'un programa $P_1$, es donen les condicions següents:

La instrucció CMP està allotjada a la posició 4000 de memòria.

RPG0 i RPG1 són registres de 8 bits amb els continguts $RPG0 = 00110010_2$ i $RPG1 = 11100111_2$.

El punter de pila té el valor $SP = 1000$, apunta a la primera posició buida de la pila i aquesta creix cap a adreces creixents.

Durant l'operació a l'ALU s'activa la línia d'interrupció del processador.

El registre d'estat (SR) té 8 bits, dels quals els 4 de menor pes contenen els bits de condició $C, Z, S, O$ (en aquest ordre), i els 4 bits més significatius són sempre 0.

La rutina d'atenció a la interrupció està situada a l'adreça de memòria 400.

Assumint que la interrupció és atesa immediatament en finalitzar la instrucció, indiqueu:

a.

Els valors de PC, SR i SP just abans de fer el salt a la rutina de servei:

b.

Els valors de PC i SP un cop s'ha realitzat el salt a la rutina de servei: