Ejercicio Teoria 4 · Fonaments d'Informàtica UAB 2018

Teoria 4 (2,5 punts). Gestió d'interrupcions i registres

Suposeu que el processador executa la instrucció cmp R0, R1 d'un determinat programa P1 sota les condicions següents:

La instrucció se situa a l'adreça 1000 de memòria.

R0 i R1 són registres de 8 bits. En començar l'operació, $\text{R0} = 10110010_2$ i $\text{R1} = 01100111_2$.

El punter de pila SP conté el valor 2000. La màquina treballa fent que SP apunti a la primera posició lliure i la pila creix cap a adreces creixents de memòria.

Mentre l'ALU realitza l'operació entre R0 i R1, s'activa una línia d'interrupció.

El registre d'estat (SR) té 8 bits; els 4 bits menys significatius contenen els flags C, Z, S i O (en aquest ordre exactament), mentre que els 4 bits més significatius són 0.

La rutina d'atenció a la interrupció (ISR) està ubicada a l'adreça 200 de memòria.

Assumint que la interrupció serà acceptada i servida pel processador, responeu:

a)

Acabarà el processador d'executar la instrucció cmp R0, R1 abans de gestionar la interrupció? Raoneu la resposta.

Sí

No

b)

Quan la CPU accepta la interrupció, cal identificar el dispositiu causant. Descriviu breument com es pot dur a terme aquest reconeixement (esmenteu els dos mecanismes principals estudiats):

c)

Quins valors concrets tindran emmagatzemats el comptador de programa (PC), el registre d'estat (SR) i el punter de pila (SP) immediatament abans de realitzar el salt a la rutina d'atenció?

d)

Quins valors tindran el PC i el SP immediatament després de fer el salt a la rutina d'atenció?

e)

Quins valors s'hauran apilat a la pila en produir-se el salt i a quines posicions de memòria específiques s'hauran guardat?