Ejercicio Teoria 4 · Fonaments d'Informàtica UAB 2021

Teoria 4 (0,75 punts). Gestió d'interrupcions i estat del processador

En un moment determinat el processador es troba executant la instrucció SUB RPG0, RPG1 que pertany a un cert programa P1. Es coneixen les dades següents:

La instrucció s'ubica a l'adreça de memòria 2500.

RPG0 i RPG1 són registres de 8 bits. En el moment d'executar-la, RPG0 conté el valor binari 00110010 i RPG1 conté el valor 11100111.

El registre SP conté el valor 1555. En aquesta màquina, SP apunta a la primera posició ocupada de la pila i aquesta creix cap a posicions menors de memòria.

En el moment en què la ALU està efectuant l'operació (en complement a 2) entre RPG0 i RPG1, s'activa l'únic senyal d'interrupció del processador.

El registre d'estat (SR) té 8 bits: els 4 bits menys significatius són, en aquest ordre, els indicadors C, Z, N i V; els 4 bits més significatius valen sempre 0.

La rutina de servei de la interrupció s'inicia a l'adreça 400 de la memòria.

Suposant que el processador accepta i atén la interrupció, responeu:

a.

Quins valors tenen emmagatzemats els registres comptador de programa (PC), registre d'estat (SR) i punter de pila (SP) just abans de saltar a la rutina d'atenció a la interrupció? [0,25 punts]

b.

Quins valors tenen els registres PC i SP just després d'efectuar el salt a la rutina de servei? [0,25 punts]

c.

Quins valors queden emmagatzemats a la pila i a quines posicions de memòria s'ubiquen en el moment de fer el salt? [0,25 punts]