Ejercicio Teoria 4 · Fonaments d'Informàtica UAB 2017

Teoria 4 (2 punts). Gestió d'interrupcions i canvi de context

Un processador es troba executant la instrucció cmp R0, R1 que forma part d'un programa P1. Es disposa de les dades següents:

La instrucció en execució es troba a la posició 4000 de memòria.

Els registres R0 i R1 són de 8 bits. Quan s'inicia la instrucció, contenen respectivament: R0 = 00110010 i R1 = 11100111.

En aquest instant, l'apuntador de pila SP conté el valor 1000. En aquesta arquitectura, SP apunta a la primera posició lliure de la pila i aquesta creix cap a adreces superiors de memòria.

Mentre l'ALU està fent l'operació entre R0 i R1, s'activa l'única línia d'interrupció del processador.

El registre d'estat ( SR) té una mida de 8 bits: els 4 bits menys significatius són, per aquest ordre, C, Z, S i O (overflow); els altres 4 bits superiors estan sempre a 0.

La rutina de tractament de la interrupció (RSI) es troba emmagatzemada a l'adreça 400.

Assumint que la CPU accepta i atén la interrupció generada, responeu:

a.

Es completarà l'execució de la instrucció cmp R0, R1 abans d'atendre la interrupció? Raoneu la resposta.

b.

Quins seran els valors de PC, SR i SP immediatament abans de fer el salt a la rutina d'atenció a la interrupció?

c.

Quins valors contindran PC i SP just després d'haver realitzat el salt a la rutina d'interrupció?

d.

Indiqueu exactament quins valors s'hauran guardat a la pila en realitzar el salt, indicant les adreces de memòria on ha quedat cadascun.