Pregunta 4 - Implementación con módulos combinaci… · Fonaments dels Computadors UAB 2024

a. Dibuja el diagrama de bloques de un multiplexor genérico de orden n con entradas de k bits.

Solución: Diagrama de bloques del multiplexor: un bloque con $2^n$ entradas de datos de $k$ bits (etiquetadas habitualmente de $E_0$ a $E_{2^n-1}$ o similar), $n$ líneas de selección o control (bus de $n$ bits), y una salida de datos de $k$ bits.

a. Explica cómo opera un multiplexor genérico de orden n con entradas de k bits.

Solución: Un multiplexor de orden $n$ y datos de $k$ bits dispone de $2^n$ entradas de información (cada una de $k$ bits), $n$ líneas de control o selección y una salida de $k$ bits. Conecta a su salida aquel canal de entrada seleccionado por la palabra binaria presente en las líneas de control.

b. El número mínimo de bits necesarios para el bus de direcciones.

Solución: 9

b. Justifica el número mínimo de bits necesarios para el bus de direcciones.

Solución: Deben contemplar el número máximo de variables posibles entre las funciones (9 variables). Por tanto, se requieren un mínimo de 9 bits de dirección ($2^9 = 512$ posiciones).

b. El número mínimo de bits en cada palabra de salida.

Solución: 32

b. Justifica el número mínimo de bits en cada palabra de salida.

Solución: Como se deben entregar en paralelo 32 funciones diferentes, cada posición de memoria debe almacenar 1 bit por función: un mínimo de 32 bits de palabra.

d. Veracidad o falsedad de la afirmación.

Solución: Falsa / Falso

d. Justificación de la afirmación.

Solución: Falso. Un decodificador con salidas activas a nivel alto genera todos los minterms canónicos. Para implementar una función con una puerta OR se requiere únicamente la suma canónica de minterms (forma canónica disyuntiva). No solo no debe estar en producto de sumas, sino que no requiere minimización previa.