Ejercicio 4 - Módulos combinacionales · Fonaments dels Computadors UAB 2024

a. Esboza el diagrama funcional y detalla cómo opera un multiplexor de orden n con palabras de k bits. Pon un ejemplo concreto

Solución: Un multiplexor de orden $n$ y $k$ bits dispone de $2^n$ líneas de entrada de datos de $k$ bits cada una, $n$ líneas de control y 1 salida de $k$ bits. Conecta a la salida la entrada seleccionada por el código binario presente en el bus de control. Ejemplo ($n=2, k=3$): entradas $x_0, x_1, x_2, x_3$ de 3 bits y selección $c_1 c_0$. La salida es $\text{out} = \bar{c}_1\bar{c}_0 x_0 + \bar{c}_1 c_0 x_1 + c_1\bar{c}_0 x_2 + c_1 c_0 x_3$.

b. Número mínimo de bits del bus de direcciones de la ROM

Solución: 8

b. Tamaño de palabra de la ROM (bits de datos)

Solución: 16

b. Razonamiento del dimensionamiento de la ROM

Solución: 8 bits de dirección (2^8 = 256 palabras) y palabra de 16 bits (capacidad 256 x 16 bits = 4096 bits)

d. Si se pretende realizar una función lógica que incluye términos redundantes mediante un decodificador y una puerta lógica auxiliar con el menor coste hardware posible, ¿de qué forma deben tratarse dichos términos redundantes? Razona la respuesta

Solución: Deben ignorarse (conectarse a valor 0, es decir, no conectarse a la puerta OR).

a. Esboza el diagrama funcional y detalla cómo opera un multiplexor de orden $n$ con palabras de $k$ bits. Pon un ejemplo concreto (2,5 puntos).

Solución: Bloque funcional con $2^n$ entradas de datos de $k$ bits (etiquetadas de $I_0$ a $I_{2^n-1}$, cada una con una barra indicando un ancho de bus de $k$ bits), $n$ entradas de selección ($S_0, \dots, S_{n-1}$) y una salida de datos de $k$ bits ($Y$, con barra indicando $k$ bits). Opcionalmente una entrada de habilitación (Enable).