Examen de Disseny Digital Bàsic UB 2014 · Gener 2014

Efectueu la següent operació aritmètica emprant la representació en complement a 2 (Ca2):

$$01010001_{\mathrm{BCD}} - 36_8 + 17_{10}$$

Expresseu el resultat final en base decimal acompanyat del signe que correspongui.

Donada la funció lògica:

$$H(A, B, C, D) = \overline{\left(A \oplus (C + B \cdot \overline{C})\right)} \cdot D$$

Modifiqueu-la fent ús de l' Àlgebra de Boole (NO utilitzeu mapes de Karnaugh) per tal d'implementar-la emprant NOMÉS portes NAND. Dibuixeu o descriviu detalladament els esquemàtics del circuit inicial i del circuit final.

a)

b)

Pengeu la foto del dibuix dels esquemàtics o redacteu la descripció detallada del circuit inicial i final:

A un sistema de seguretat li arriba la informació dels seus sensors en forma de nombres compresos entre el 5 i el 25 representats en codi binari. Dissenyeu un sistema que activi una alarma quan es detecti que arriba un nombre primer (únicament divisible per 1 i per si mateix).

Escriviu la funció de sortida en format $\Sigma$ (minterms), en format $\Pi$ (maxterms), i simplifiqueu-la mitjançant el mètode de Karnaugh.

a)

b)

c)

Mapa de Karnaugh de 5 variables ($A, B, C, D, E$ amb $A$ com a MSB):

Submapa $A = 0$ $BC \backslash DE$ · 00 · 01 · 11 · 10

00 · d (0) · d (1) · d (3) · d (2)

01 · d (4) · 1 (5) · 1 (7) · 0 (6)

11 · 0 (12) · 1 (13) · 0 (15) · 0 (14)

10 · 0 (8) · 0 (9) · 1 (11) · 0 (10)

Submapa $A = 1$ $BC \backslash DE$ · 00 · 01 · 11 · 10

00 · 0 (16) · 1 (17) · 1 (19) · 0 (18)

01 · 0 (20) · 0 (21) · 1 (23) · 0 (22)

11 · d (28) · d (29) · d (31) · d (30)

10 · 0 (24) · 0 (25) · d (27) · d (26)

Pregunta 4 [1 punt]. Implementació amb decodificador 3-8 i portes NOR

Donada la funció lògica:

$$H(A, B, C) = B \cdot (C + A \cdot \overline{C})$$

Implementeu-la fent servir:

a. Un decodificador 3-8 actiu a nivell baix ( active-low) i portes lògiques NOR.

b. Un decodificador 3-8 actiu a nivell alt ( active-high) i portes lògiques NOR.

1.

2.

a)

b)

Pregunta 5 (2 punts). Disseny d'una ALU amb sumador complet modificat

Dissenyeu una ALU de 4 bits capaç de realitzar les operacions següents:

a. $B - A$ (resta aritmètica)

b. $A + 1$ (increment d'una unitat d'$A$)

c. $A \text{ XNOR } B$ (operació lògica)

On $A$ i $B$ són nombres binaris de 4 bits ($A_3..A_0$ i $B_3..B_0$). Utilitzeu com a nucli de l'ALU un Sumador Complet Modificat.

Pengeu una fotografia del vostre disseny (esquema de blocs, taula de control, generació de les entrades modificades $X_i, Y_i$, control del ròssec inicial i estructura de 4 bits):