Pregunta 5 · Disseny Digital Bàsic UB 2014

Dissenyeu una ALU de 4 bits capaç de realitzar les operacions B - A, A + 1 i A XNOR B amb un Sumador Complet Modificat.

Solución: 1. Principi de disseny amb Sumador Complet Modificat: Un bloc d'ALU basat en un sumador complet (Full Adder, FA) per a cada bit $i$ disposa d'entrades modificades $X_i$, $Y_i$ i ròssec d'entrada $C_{in}$. Les funcions de sortida del sumador són: $$S_i = X_i \oplus Y_i \oplus C_i$$ 2. Codificació dels senyals de control ($S_1, S_0$): | Operació | $S_1S_0$ | $X_i$ | $Y_i$ | $C_{in0}$ | Sortida del sumador | | :--- | :--- | :--- | :--- | :--- | :--- | | a) $B - A$ | 00 | $B_i$ | $\overline{A}_i$ | 1 | $B + \overline{A} + 1 = B - A$ | | b) $A + 1$ | 01 | $A_i$ | 0 | 1 | $A + 0 + 1 = A + 1$ | | c) $A \text{ XNOR } B$ | 10 | $A_i$ | $B_i$ | 0 (bloqueig de ròssecs) | $\overline{A_i \oplus B_i}$ | 3. Lògica de generació d'entrades per a cada etapa $i$: - Generació de $X_i$: Quan $S_1S_0 = 00$, $X_i = B_i$. En els altres casos ($S_0 = 1$ o $S_1 = 1$), $X_i = A_i$. Mitjançant un multiplexor 2:1 o portes lògiques: $X_i = (\overline{S_1}\,\overline{S_0})\,B_i + (S_1 + S_0)\,A_i$. - Generació de $Y_i$: - Per a 00 ($B - A$): $Y_i = \overline{A}_i$. - Per a 01 ($A + 1$): $Y_i = 0$. - Per a 10 (Lògica): $Y_i = B_i$. - Maneig del ròssec ($C_{in0}$) i de la sortida XNOR: - Per a les operacions aritmètiques (resta i increment), el ròssec inicial $C_{in0} = 1$. Per tant, $C_{in0} = \overline{S_1}$. - Per a l'operació c) ($A \text{ XNOR } B$): la sortida del sumador per defecte és $A_i \oplus B_i$ (amb $C_i = 0$). Per obtenir la XNOR ($\overline{A_i \oplus B_i}$), s'inverteix la sortida $S_i$ quan $S_1 = 1$ (mitjançant una porta XOR a la sortida amb el senyal $S_1$: $\text{Sortida}_i = S_i \oplus S_1$). Alhora, s'inhibeix la propagació dels ròssecs fent $C_{in} = 0$ i bloquejant la generació de ròssec intern quan $S_1 = 1$. 4. Estructura global de 4 bits: Es connecten 4 cèl·lules modificades en cascada (ròssec propagat de $C_i$ a $C_{i+1}$), amb $C_{in0} = \overline{S_1}$ a l'etapa 0, rebent els vectors $A[3..0]$ i $B[3..0]$ i controlades per les línies $S_1, S_0$.