Problema 2 · Estructura de Computadors I UDL 2014

Tema: Circuits seqüencials: biestables, comptadors i màquines d'estats · Del examen Examen Parcial 2 - Curs 2014-2015 (2014)

Enunciado

2 (3 punts). Anàlisi d'un circuit seqüencial síncron

Un circuit seqüencial síncron està format per tres basculadors: un flip-flop JK ( $Q_A$ ), un flip-flop D ( $Q_B$ ) i un flip-flop T ( $Q_C$ ), juntament amb una sortida combinacional $Z$ .

Les equacions d'excitació dels basculadors i de la sortida són:

$\begin{aligned}

J_A &= \overline{Q}_B + Q_C \\

K_A &= Q_B \\

D_B &= Q_A \\

T_C &= \overline{Q}_B \\

Z &= Q_A \oplus Q_C

\end{aligned}$

Realitzeu l'anàlisi completa del comportament del circuit construint la seva taula de transicions i dibuixeu el diagrama de transició d'estats corresponent.

Suposant que l'estat inicial del sistema és $Q_A = 1, Q_B = 0, Q_C = 1$ ( $S_5$ ), deduïu de forma raonada quina serà la seqüència temporal de la sortida $Z$ al llarg dels 6 primers cicles de rellotge.

Enunciado: Problema 2 · Estructura de Computadors I UDL 2014

Solución

Según los criterios oficiales de corrección

a. Realitzeu l'anàlisi completa del comportament del circuit construint la seva taula de transicions i dibuixeu el diagrama de transició d'estats corresponent.

Solución: Taula de transició: | Estat actual | $Q_A$ | $Q_B$ | $Q_C$ | $J_A$ | $K_A$ | $D_B$ | $T_C$ | $Q_A^+$ | $Q_B^+$ | $Q_C^+$ | Estat següent | $Z$ | | :--- | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | | $S_0$ | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | $S_5$ | 0 | | $S_1$ | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | $S_4$ | 1 | | $S_2$ | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | $S_0$ | 0 | | $S_3$ | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | $S_5$ | 1 | | $S_4$ | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | $S_7$ | 1 | | $S_5$ | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | $S_6$ | 0 | | $S_6$ | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | $S_2$ | 1 | | $S_7$ | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | $S_3$ | 0 |

b. Suposant que l'estat inicial del sistema és QA = 1, QB = 0, QC = 1 (S5), deduïu de forma raonada quina serà la seqüència temporal de la sortida Z al llarg dels 6 primers cicles de rellotge.

Solución: 0, 1, 0, 0, 0, 1

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Exercici 3 · 2017 · Problema 3 · 2014 ›

Problema 2 · Estructura de Computadors I UDL 2014

Enunciado

Solución

Más ejercicios de Circuits seqüencials: biestables, comptadors i màquines d'estats