Examen de Estructura de Computadors I UDL 2014 · Parcial 2 - Curs 2014-2015

1 (3,5 punts). Circuit combinacional de selecció de màxim i mínim

Es demana dur a terme el disseny d'un circuit de tipus combinacional capaç de rebre dos números binaris de 4 bits, $A = (a_3, a_2, a_1, a_0)$ i $B = (b_3, b_2, b_1, b_0)$, i lliurar-los ordenats a les seves sortides de 4 bits: la sortida $L = (l_3, l_2, l_1, l_0)$ ha de correspondre al valor màxim ($L = \max(A, B)$) i la sortida $S = (s_3, s_2, s_1, s_0)$ al valor mínim ($S = \min(A, B)$).

Per a la implementació de tot el circuit, únicament es pot fer ús de:

Comparadors de magnitud de dos bits.

Multiplexors quàdruples de dues entrades de dades (2:1).

Dibuixa l'esquema complet del circuit detallant les interconnexions entre els comparadors de 2 bits i els multiplexors quàdruples 2:1, així com l'assignació dels senyals de control i sortides $L$ i $S$, o descriu clarament el disseny realitzat.

2 (3 punts). Anàlisi d'un circuit seqüencial síncron

Un circuit seqüencial síncron està format per tres basculadors: un flip-flop JK ($Q_A$), un flip-flop D ($Q_B$) i un flip-flop T ($Q_C$), juntament amb una sortida combinacional $Z$.

Les equacions d'excitació dels basculadors i de la sortida són:

$\begin{aligned}

J_A &= \overline{Q}_B + Q_C \\

K_A &= Q_B \\

D_B &= Q_A \\

T_C &= \overline{Q}_B \\

Z &= Q_A \oplus Q_C

\end{aligned}$

a)

Realitzeu l'anàlisi completa del comportament del circuit construint la seva taula de transicions i dibuixeu el diagrama de transició d'estats corresponent.

b)

Suposant que l'estat inicial del sistema és $Q_A = 1, Q_B = 0, Q_C = 1$ ($S_5$), deduïu de forma raonada quina serà la seqüència temporal de la sortida $Z$ al llarg dels 6 primers cicles de rellotge.

3 (3,5 punts). Disseny d'un comptador mòdul 4 amb flip-flops RS

Dissenyeu un comptador síncron cíclic de mòdul 4 dotat de dues entrades de control, $AD$ i $M$, el comportament del qual segueix aquestes regles:

Si $AD = 1$, el comptador actua en sentit ascendent.

Si $AD = 0$, el comptador actua en sentit descendent.

Si $M = 1$, el recompte s'efectua d'un en un (salt de $\pm 1$).

Si $M = 0$, el recompte s'efectua de dos en dos (salt de $\pm 2$).

Per a la implementació s'han d'utilitzar flip-flops de tipus RS i portes lògiques NAND.

Desenvolupament del disseny: