Pregunta 1.a · Fonaments dels Computadors UAB 2018

Tema: Análisis de circuitos secuenciales: cronogramas, Moore y Mealy · Del examen Examen Parcial Bloque 2 - Curso 2018-2019 (2018)

Enunciado

Pregunta 1. Análisis temporal de circuito secuencial y mecanismos de reset [10 puntos]

a.

(5 puntos) Dado el circuito secuencial síncrono con biestables tipo D mostrado en el siguiente esquema, deduce los valores y completa de forma razonada la evolución de las salidas intermedias q1q_1, q0q_0 y la salida general YY en el cronograma temporal proporcionado.

Enunciado: Pregunta 1.a · Fonaments dels Computadors UAB 2018

Solución

Según los criterios oficiales de corrección

a. Deducción funcional razonada de las salidas intermedias q1, q0 y la salida general Y

Solución: Análisis funcional del circuito: - Biestable 1: su entrada de datos es D1=A+B‾D_1 = \overline{A + B}. Su salida es q1q_1. Cuenta con entradas asíncronas activas a nivel alto de reset (RR conectada a RST) y set (SS conectada a SET). Dispara por flanco de subida de CK. - Biestable 0: su entrada de datos es D0=q1D_0 = q_1. Su salida es q0q_0. También tiene entradas asíncronas RR (conectada a RST) y SS (conectada a SET). Dispara por flanco de subida de CK. - Multiplexor de salida: selecciona q1q_1 cuando la línea de control q0′q'_0 vale 0 (es decir, cuando q0=1q_0 = 1) y selecciona la entrada superior directa cuando la línea de control vale 1. Observando el conexionado, la salida vale Y=q1Y = q_1 cuando q0=1q_0 = 1, y toma el valor complementario o cero según el estado de las líneas de habilitación. Evolución de las señales: - Inicialmente, mientras RST=1\mathrm{RST} = 1, ambos biestables se mantienen a cero de forma asíncrona: q1=0q_1 = 0, q0=0q_0 = 0, y Y=0Y = 0. - Tras caer RST, en el primer flanco de subida de CK (A=0,B=0⇒D1=1A = 0, B = 0 \Rightarrow D_1 = 1), q1q_1 pasa a 1, mientras que q0q_0 capta el valor previo de q1q_1 (0). - En el pulso asíncrono de SET=1\mathrm{SET} = 1, ambos biestables se fuerzan de forma inmediata a 1, independientemente de CK. Al ponerse q0=1q_0 = 1 y q1=1q_1 = 1, la salida YY conmuta a 1. - En los siguientes flancos de reloj, las salidas se actualizan siguiendo las ecuaciones combinacionales de entrada, salvo cuando un nuevo pulso de RST fuerza de nuevo la puesta a cero inmediata.

Cronograma temporal completado de las salidas intermedias q1, q0 y la salida general Y

Solución: Trazado del cronograma donde: - q1q_1 y q0q_0 se mantienen en nivel bajo durante RST=1\mathrm{RST}=1. - Al primer flanco de subida tras RST=0\mathrm{RST}=0, q1q_1 pasa a nivel alto (con A=0,B=0A=0, B=0) y q0q_0 permanece en 0. - Durante el pulso de SET=1\mathrm{SET}=1, tanto q1q_1 como q0q_0 conmutan asíncronamente a 1 de forma inmediata. - La señal YY refleja el valor conmutado según el multiplexor controlado por q0′q'_0.

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Pregunta 1 · 2023 · Pregunta 1 · 2018 ›

Más ejercicios de Análisis de circuitos secuenciales: cronogramas, Moore y Mealy