Problema 1 · Electricitat i Electrònica UAB 2022

Tema: Transistor MOSFET i portes lògiques · Del examen Examen Electricitat i Electrònica - Gener 2022 (2022)

Enunciado

Problema 1 (5 punts). Portes lògiques amb transistors MOS

Els circuits de les figures (a) i (b) representen portes lògiques amb entrades de nivell digital 0 V ('0' lògic) i 10 V ('1' lògic):

Dades del transistor MOS:

• Tensió llindar: VT=2 VV_T = 2\text{ V}

• Paràmetre de transconductància: k=2,45 μA/V2k = 2{,}45\ \mu\text{A/V}^2

• Corrent en règim de saturació: I=k2(VGS−VT)2I = \frac{k}{2}(V_{GS} - V_T)^2

• Corrent en règim lineal (triode): I=k[(VGS−VT)VDS−VDS22]I = k\left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right]

Per a la porta de la Figura (a):

a. [1 punt] Determineu el valor de la resistència R1R_1 necessari perquè la tensió de sortida sigui Vout=0,5 VV_{\text{out}} = 0{,}5\text{ V} quan les tensions d'entrada són Va=10 VV_a = 10\text{ V} i Vb=0 VV_b = 0\text{ V}.

b. [1,5 punts] Emprant el model d'interruptor del transistor MOS, deduïu la taula de veritat de la porta lògica, especificant l'estat de conducció de cadascun dels transistors per a totes les combinacions possibles d'entrada. Indiqueu justificadament de quin tipus de porta lògica es tracta.

Per a la porta de la Figura (b):

a. [1 punt] Dissenyeu i implementeu la xarxa de baixada ( pull-down) de la porta lògica de la figura utilitzant transistors NMOS.

b. [1,5 punts] Mitjançant el model d'interruptor del MOS, obteniu la taula de veritat de la porta completa indicant l'estat de tots els transistors (PMOS i NMOS). Comenteu quin avantatge clau presenta aquesta configuració en comparació amb el circuit de la Figura (a).

Enunciado: Problema 1 · Electricitat i Electrònica UAB 2022

Solución

Según los criterios oficiales de corrección

a. [1 punt] Determineu el valor de la resistència R1 necessari perquè la tensió de sortida sigui Vout = 0,5 V quan les tensions d'entrada són Va = 10 V i Vb = 0 V.

Solución: 1 MΩ / 1000 kΩ / 1000000 Ω

b. [1,5 punts] Taula de veritat i estats de conducció dels transistors per a la porta de la Figura (a).

Solución: Taula de veritat: Va = 0 V, Vb = 0 V: M1 OFF (obert), M2 OFF (obert), Vout = 10 V (sortida 1) Va = 10 V, Vb = 0 V: M1 ON (tancat), M2 OFF (obert), Vout ≈ 0 V (sortida 0) Va = 0 V, Vb = 10 V: M1 OFF (obert), M2 ON (tancat), Vout ≈ 0 V (sortida 0) Va = 10 V, Vb = 10 V: M1 ON (tancat), M2 ON (tancat), Vout ≈ 0 V (sortida 0)

b. [continuació] Indiqueu justificadament de quin tipus de porta lògica es tracta (Figura a).

Solución: NOR / Porta NOR

Per a la porta de la Figura (b): a. [1 punt] Dissenyeu i implementeu la xarxa de baixada (pull-down) de la porta lògica de la figura utilitzant transistors NMOS.

Solución: Dos transistors NMOS (MN1 i MN2) connectats en paral·lel entre el node de sortida Vout i massa (0 V), amb les portes connectades a Va i Vb.

Per a la porta de la Figura (b): b. [1,5 punts] Mitjançant el model d'interruptor del MOS, obteniu la taula de veritat de la porta completa indicant l'estat de tots els transistors (PMOS i NMOS). Comenteu quin avantatge clau presenta aquesta configuració en comparació amb el circuit de la Figura (a).

Solución: Taula de veritat: Va = 0 V, Vb = 0 V: MP1 ON, MP2 ON, MN1 OFF, MN2 OFF -> Vout = 1 (10 V) Va = 0 V, Vb = 10 V: MP1 ON, MP2 OFF, MN1 OFF, MN2 ON -> Vout = 0 (0 V) Va = 10 V, Vb = 0 V: MP1 OFF, MP2 ON, MN1 ON, MN2 OFF -> Vout = 0 (0 V) Va = 10 V, Vb = 10 V: MP1 OFF, MP2 OFF, MN1 ON, MN2 ON -> Vout = 0 (0 V) Avantatge clau: Consum de potència estàtic pràcticament nul.

Foto de l'esquema de pull-down

Solución: Dos transistors NMOS en paral·lel connectats entre el node de sortida i GND, amb les portes connectades a les entrades a i b.

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

Problema 2 · 2021 ›

Más ejercicios de Transistor MOSFET i portes lògiques