Problema 3 · Electricitat i Electrònica UAB 2019

Tema: Transistor MOSFET i portes lògiques · Del examen Examen final febrer 2019 (2019)

Enunciado

Problema 3 (2,5 punts). Porta lògica amb transistors nMOS i implementació CMOS

Considereu la porta lògica de la figura i utilitzeu el model d'interruptor ideal per als transistors, suposant que la tensió llindar dels mateixos està correctament escollida per al correcte funcionament del circuit amb la tensió d'alimentació VDD=10 VV_{DD} = 10\text{ V}.

a)

Per a l'estat VA=VB=10 VV_A = V_B = 10\text{ V} i VC=VD=0 VV_C = V_D = 0\text{ V}, determineu la tensió de sortida V0V_0, el corrent que circula per la resistència, la potència consumida a RR i la potència consumida a la xarxa de pull-down. (0,5 punts)

b)

Per a l'estat VA=VB=0 VV_A = V_B = 0\text{ V} i VC=VD=10 VV_C = V_D = 10\text{ V}, determineu la tensió de sortida V0V_0, el corrent que circula per la resistència, la potència consumida a RR i la potència consumida a la xarxa de pull-down. (0,5 punts)

c)

Substituïu la resistència per una xarxa de pull-up de transistors pMOS de manera que el circuit esdevingui una porta CMOS ben formada. Dibuixeu l'esquema d'aquesta xarxa. (0,75 punts)

d)

Determineu la taula de veritat de la porta CMOS resultant. (0,75 punts)

A

B

C

D

V0V_0

Enunciado: Problema 3 · Electricitat i Electrònica UAB 2019

Solución

Según los criterios oficiales de corrección

a) Tensió de sortida V0V_0 per a VA=VB=10 VV_A = V_B = 10\text{ V} i VC=VD=0 VV_C = V_D = 0\text{ V}

Solución: 00 V / 00 mV

a) Corrent per la resistència per a VA=VB=10 VV_A = V_B = 10\text{ V} i VC=VD=0 VV_C = V_D = 0\text{ V}

Solución: 11 mA / 0,0010{,}001 A

a) Potència consumida a RR per a VA=VB=10 VV_A = V_B = 10\text{ V} i VC=VD=0 VV_C = V_D = 0\text{ V}

Solución: 1010 mW / 0,010{,}01 W

a) Potència consumida a la xarxa de pull-down per a VA=VB=10 VV_A = V_B = 10\text{ V} i VC=VD=0 VV_C = V_D = 0\text{ V}

Solución: 00 W / 00 mW

b) Tensió de sortida V0V_0 per a VA=VB=0 VV_A = V_B = 0\text{ V} i VC=VD=10 VV_C = V_D = 10\text{ V}

Solución: 1010 V / 1000010000 mV

b) Corrent per la resistència per a VA=VB=0 VV_A = V_B = 0\text{ V} i VC=VD=10 VV_C = V_D = 10\text{ V}

Solución: 00 A / 00 mA

b) Potència consumida a RR per a VA=VB=0 VV_A = V_B = 0\text{ V} i VC=VD=10 VV_C = V_D = 10\text{ V}

Solución: 00 W / 00 mW

b) Potència consumida a la xarxa de pull-down per a VA=VB=0 VV_A = V_B = 0\text{ V} i VC=VD=10 VV_C = V_D = 10\text{ V}

Solución: 00 W / 00 mW

c) Substituïu la resistència per una xarxa de pull-up de transistors pMOS de manera que el circuit esdevingui una porta CMOS ben formada. Dibuixeu l'esquema d'aquesta xarxa.

Solución: La xarxa de *pull-up* dual es connecta entre VDDV_{DD} i el node de sortida V0V_0. Consta de dues branques en paral·lel: 1. El transistor pMOS amb porta AA (MAM_A) en paral·lel amb la resta. 2. L'altra branca té el transistor pMOS de porta BB (MBM_B) en sèrie amb la connexió en paral·lel dels transistors pMOS de portes CC i DD (MCM_C i MDM_D).

d) Taula de veritat per a A=0, B=0, C=0, D=0

Solución: 1

d) Taula de veritat per a A=0, B=0, C=0, D=1

Solución: 1

d) Taula de veritat per a A=0, B=0, C=1, D=0

Solución: 1

d) Taula de veritat per a A=0, B=0, C=1, D=1

Solución: 1

d) Taula de veritat per a A=0, B=1, C=0, D=0

Solución: 1

d) Taula de veritat per a A=0, B=1, C=0, D=1

Solución: 1

d) Taula de veritat per a A=0, B=1, C=1, D=0

Solución: 1

d) Taula de veritat per a A=0, B=1, C=1, D=1

Solución: 1

d) Taula de veritat per a A=1, B=0, C=0, D=0

Solución: 1

d) Taula de veritat per a A=1, B=0, C=0, D=1

Solución: 1

d) Taula de veritat per a A=1, B=0, C=1, D=0

Solución: 1

d) Taula de veritat per a A=1, B=0, C=1, D=1

Solución: 0

d) Taula de veritat per a A=1, B=1, C=0, D=0

Solución: 0

d) Taula de veritat per a A=1, B=1, C=0, D=1

Solución: 0

d) Taula de veritat per a A=1, B=1, C=1, D=0

Solución: 0

d) Taula de veritat per a A=1, B=1, C=1, D=1

Solución: 0

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Problema 1 · 2019

Más ejercicios de Transistor MOSFET i portes lògiques