Problema 2 · Electricitat i Electrònica UAB 2021

Tema: Transistor MOSFET i portes lògiques · Del examen Examen segon parcial Gener 2021 (2021)

Enunciado

Problema 2 (5 punts). Portes lògiques en tecnologia NMOS i CMOS

El circuit de la Figura a) implementa una funció lògica amb transistors NMOS, on els nivells lògics d'entrada són 0 V ('0' lògic) i 10 V ('1' lògic):

(1 punt) Determineu la taula de veritat d'aquesta porta lògica, assenyalant en cadascun dels casos l'estat de conducció de cada transistor. Justifiqueu la resposta.

$V_1$

$V_2$

$V_3$

Estat M1

Estat M2

Estat M3

$V_o$ (lògic)

0 · 0 · 0

0 · 0 · 1

0 · 1 · 0

0 · 1 · 1

1 · 0 · 0

1 · 0 · 1

1 · 1 · 0

1 · 1 · 1

(1,5 punts) Emprant el model d'interruptor ideal per al MOSFET i suposant que tots els transistors són idèntics, determineu el corrent que travessa la resistència $R$ , el corrent de cada transistor i la potència total consumida per la porta en els dos estats següents:

Estat A: $V_1 = V_2 = V_3 = 0\text{ V}$

Estat B: $V_1 = V_2 = 0\text{ V}$ i $V_3 = 10\text{ V}$

(1,5 punts) Considerant ara el model complet descrit per les equacions del MOSFET (no ideal), calculeu el paràmetre de transconductància $k$ dels transistors M1 i M2. Se sap que amb les entrades $V_1 = \text{'1'}\ (10\text{ V})$ , $V_2 = \text{'1'}\ (10\text{ V})$ i $V_3 = \text{'0'}\ (0\text{ V})$ , el corrent a través de la resistència $R$ és de $0,95\text{ mA}$ i el potencial de sortida pren el valor $V_o = 0,5\text{ V}$ . Tots els MOSFETs són idèntics.

Dades del model: $V_T = 2\text{ V}$ ;

- Corrent en saturació: $I = \frac{k}{2}(V_{GS} - V_T)^2$ si $V_{GS} > V_T$ i $V_{DS} \ge V_{GS} - V_T$ ;

- Corrent en zona lineal (òhmica): $I = k\left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right]$ si $V_{GS} > V_T$ i $V_{DS} < V_{GS} - V_T$ .

El circuit de la Figura b) incorpora una modificació de la xarxa NMOS amb un quart transistor M4.

(1 punt) Substituïu la resistència $R$ per una xarxa de pull-up formada exclusivament per transistors PMOS de manera que resulti una porta lògica CMOS complementària ben formada que mantingui la mateixa funció lògica que la porta original. Indiqueu la configuració d'aquesta xarxa i determineu la sortida lògica obtinguda per a cadascun dels estats següents, detallant l'estat de conducció dels vuit transistors:

1. $V_1 = 0\text{ V}$ i $V_2 = V_3 = V_4 = 10\text{ V}$ :

2. $V_1 = V_2 = 10\text{ V}$ i $V_3 = V_4 = 0\text{ V}$ :

3. $V_4 = 10\text{ V}$ i $V_1 = V_2 = V_3 = 0\text{ V}$ :

Enunciado: Problema 2 · Electricitat i Electrònica UAB 2021

Solución

Según los criterios oficiales de corrección

a) Taula de veritat: Estat M1 (0, 0, 0)

Solución: Tallat

a) Taula de veritat: Estat M2 (0, 0, 0)

Solución: Tallat

a) Taula de veritat: Estat M3 (0, 0, 0)

Solución: Tallat

a) Taula de veritat: Vo (0, 0, 0)

Solución: 1 / 10 V

a) Taula de veritat: Estat M1 (0, 0, 1)

Solución: Tallat

a) Taula de veritat: Estat M2 (0, 0, 1)

Solución: Tallat

a) Taula de veritat: Estat M3 (0, 0, 1)

Solución: Condueix

a) Taula de veritat: Vo (0, 0, 1)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (0, 1, 0)

Solución: Tallat

a) Taula de veritat: Estat M2 (0, 1, 0)

Solución: Condueix

a) Taula de veritat: Estat M3 (0, 1, 0)

Solución: Tallat

a) Taula de veritat: Vo (0, 1, 0)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (0, 1, 1)

Solución: Tallat

a) Taula de veritat: Estat M2 (0, 1, 1)

Solución: Condueix

a) Taula de veritat: Estat M3 (0, 1, 1)

Solución: Condueix

a) Taula de veritat: Vo (0, 1, 1)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (1, 0, 0)

Solución: Condueix

a) Taula de veritat: Estat M2 (1, 0, 0)

Solución: Tallat

a) Taula de veritat: Estat M3 (1, 0, 0)

Solución: Tallat

a) Taula de veritat: Vo (1, 0, 0)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (1, 0, 1)

Solución: Condueix

a) Taula de veritat: Estat M2 (1, 0, 1)

Solución: Tallat

a) Taula de veritat: Estat M3 (1, 0, 1)

Solución: Condueix

a) Taula de veritat: Vo (1, 0, 1)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (1, 1, 0)

Solución: Condueix

a) Taula de veritat: Estat M2 (1, 1, 0)

Solución: Condueix

a) Taula de veritat: Estat M3 (1, 1, 0)

Solución: Tallat

a) Taula de veritat: Vo (1, 1, 0)

Solución: 0 / 0 V

a) Taula de veritat: Estat M1 (1, 1, 1)

Solución: Condueix

a) Taula de veritat: Estat M2 (1, 1, 1)

Solución: Condueix

a) Taula de veritat: Estat M3 (1, 1, 1)

Solución: Condueix

a) Taula de veritat: Vo (1, 1, 1)

Solución: 0 / 0 V

a) Funció lògica que implementa

Solución: NOR / NOR de 3 entrades / Vo = !(V1 + V2 + V3)

a) Justifiqueu la resposta

Solución: La porta NMOS de la Figura a) està formada per tres transistors en paral·lel connectats a terra i amb una resistència de càrrega a $V_{DD} = 10\text{ V}$ . Un transistor NMOS condueix si la seva entrada és '1' ( $10\text{ V} > V_T$ ) i roman tallat si és '0' ( $0\text{ V} < V_T$ ). Si algun transistor condueix, connecta la sortida a terra ( $V_o = 0\text{ V}$ ); només quan tots tres estan tallats, la sortida puja a $V_{DD}$ ('1' lògic).

b) Estat A ( $V_1 = V_2 = V_3 = 0\text{ V}$ ): corrent per la resistència $I_R$

Solución: 0 A / 0 mA

b) Estat A ( $V_1 = V_2 = V_3 = 0\text{ V}$ ): corrent de cada transistor

Solución: 0 A / 0 mA

b) Estat A ( $V_1 = V_2 = V_3 = 0\text{ V}$ ): potència total consumida

Solución: 0 W / 0 mW

b) Estat B ( $V_1 = V_2 = 0\text{ V}$ , $V_3 = 10\text{ V}$ ): corrent per la resistència $I_R$

Solución: 1 mA / 0,001 A

b) Estat B ( $V_1 = V_2 = 0\text{ V}$ , $V_3 = 10\text{ V}$ ): corrent de cada transistor

Solución: IM1 = 0 A, IM2 = 0 A, IM3 = 1 mA / 0 A, 0 A, 1 mA

b) Estat B ( $V_1 = V_2 = 0\text{ V}$ , $V_3 = 10\text{ V}$ ): potència total consumida

Solución: 10 mW / 0,01 W

c) Paràmetre k

Solución: 0.1226

d) Configuració de la xarxa de pull-up PMOS

Solución: Xarxa complementària dual a la xarxa pull-down NMOS

d) 1. Sortida lògica (Vo)

Solución: 0

d) 1. Estat de conducció dels transistors

Solución: M1 tallat, M2, M3, M4 condueixen; PMOS1 condueix, PMOS2, PMOS3, PMOS4 tallats

d) 2. Sortida lògica (Vo)

Solución: 1 / 10

d) 2. Estat de conducció dels transistors

Solución: M1, M2 condueixen; M3, M4 tallats; PMOS1, PMOS2 tallats; PMOS3, PMOS4 condueixen

d) 3. Sortida lògica (Vo)

Solución: 1 / 10

d) 3. Estat de conducció dels transistors

Solución: M4 condueix; M1, M2, M3 tallats; PMOS4 tallat; PMOS1, PMOS2, PMOS3 condueixen

La explicación paso a paso, hecha con IA, es Premium. Premium

Resuélvelo aquí mismo: corrección automática, pistas y solución paso a paso.

‹ Problema 1 · 2022 · Problema 1 · 2019 ›

Problema 2 · Electricitat i Electrònica UAB 2021

Enunciado

Solución

Más ejercicios de Transistor MOSFET i portes lògiques