Aufgabe Vorschlag C - Aufgabe 1 (1.2, 1.3) · Abitur Hessen Technische Informatik LK 2021

Boundary-Scan-Test

Das Verfahren des Boundary-Scan-Tests (BST) wurde entwickelt, um Leiterbahnen auf Leiterplatten (Platinen) mithilfe von Software auf ihre Funktionalität zu testen.

Der BST nutzt auf der Leiterplatte vorhandene spezielle integrierte Schaltkreise (ICs) 1, die über die vier zusätzlichen BST-Anschlüsse Testdata in (TDI), Testdata out (TDO), Testclock (TCK) und Test mode select (TMS) verfügen.

Eine detailliertere Übersicht eines solchen Boundary-Scan-ICs ist in Material 1 zu finden. In den ICs befinden sich Boundary-Scan-Zellen, die als Schieberegister zwischen den Anschlüssen der ICs und der internen Logik angeordnet sind. Der Boundary-Scan-Test wird softwareseitig von einem PC über einen Mikrocontroller gesteuert. Im Folgenden soll zuerst die Testsoftware erstellt werden.

1 Integrated Circuit, kurz IC; Plural ICs.

Material 1: Übersicht Boundary-Scan-IC

1.2 Die zentrale Klasse der Boundary-Scan-Software heißt BScan (Material 2) und besitzt Attribute, um das generierte Testmuster, die erwartete Testantwort und das Testergebnis zu speichern. Außerdem stellt sie die Möglichkeit zur Verfügung, den eigentlichen Test mithilfe der Methode testen() zu starten. Die Klasse BScan verwaltet eine Netzliste, die die Schaltung beschreibt, sowie eine Klasse zur Ansteuerung der Testhardware namens Testadapter. Der Testadapter besitzt lediglich eine Methode, um den Test durchzuführen. Diese gibt das Testergebnis zurück.

Die Netzliste besteht aus einem Container (Liste) mit Boundary-Scan-ICs (ICs), aus denen die zu testende Schaltung aufgebaut ist. Die Netzliste stellt die Möglichkeiten zur Verfügung, zum ersten IC der Schaltung zu gehen, zum nächsten IC zu wechseln, das aktuelle IC zurückzugeben, ein neues IC an das Ende der IC-Liste anzufügen sowie die Anzahl der ICs zurückzugeben. Ein IC hat einen Namen, einen Typ und eine ID. Zudem kann die Klasse BScan einen Testmustergenerator besitzen. Den Testmustergenerator gibt es in drei Ausprägungen, als Generator für den Integritätstest, für den Verbindungstest sowie für den Speichertest. Alle Generatoren haben die Fähigkeit, ein Testmuster sowie die zu erwartende Testantwort zu generieren. Die hierzu verwendeten Methoden sind polymorph. Die Generatoren kennen die zentrale Klasse BScan und können darüber auf die Netzliste zugreifen.

Material 2: UML-Klassendiagramm BScan

1.2.1

Ergänzen Sie das UML-Klassendiagramm in Material 2 entsprechend der obenstehenden Beschreibung. Modellieren Sie dazu geeignete Attribute, Datentypen, Multiplizitäten, Methoden und zweckmäßige Konstruktoren und Navigierbarkeiten im Design-Modell.

1.2.2

Erklären Sie die im Material 2 dargestellten Assoziationen (Assoziationsart und Multiplizitäten) zwischen den Klassen BScan und Netzliste sowie BScan und Testmustergenerator.

1.3

Das System befindet sich während der Laufzeit zu einem bestimmten Zeitpunkt in einem Zustand, in dem die Netzliste eingelesen ist, aber noch keine Testmuster generiert wurden. Die Netzliste enthält in diesem Zustand vier ICs, zwei ICs vom Typ MAX232 mit den Namen „Ser01“ und „Ser02“, einen IC vom Typ iCube8030 mit dem Namen „Con“ und einen ATMEGA512 mit dem Namen „CPU“. Die IDs der Bausteintypen lauten:

– „11110000“ für den MAX232,

– „00001111“ für den iCube8030,

– „11110011“ für den ATMEGA512.

Ein Integritätstestgenerator sowie der Testadapter und die Klasse BScan existieren zu diesem Zeitpunkt bereits, wurden aber noch nicht benutzt.

Überführen Sie den oben beschriebenen Sachverhalt in ein Objektdiagramm.