Introducción a los Computadores: Arquitectura y Lógica

Y 0 flashcards y 3 preguntas más en el documento.

Texto del documento

APUNTES INTRODUCCIÓN A LOS COMPUTADORES Grado en Ingeniería Informática Universidad Politécnica de Cataluña AprenAI 2026-2027 Apuntes completos de Introducció als Computadors: arquitectura Von Neumann, buses, sistemas de numeración, IEEE-754, álgebra de Boole y mapas de Karnaugh.

APREN.AI Índice 1 Estructura de computadores y sistemas operativos Unidades de información y codificación Arquitectura de Von Neumann y jerarquía de buses Sistemas operativos: procesos y gestión de estados 2 Sistemas de numeración y representación de datos Sistemas posicionales y métodos de conversión Unidades de información y código BCD natural Representación con signo y principio de coma fija Coma flotante estándar IEEE-754 Detección y corrección de errores: paridad y Hamming 3 Álgebra de Boole, puertas lógicas y minimización de funciones Postulados y propiedades del álgebra de Boole Puertas lógicas fundamentales y buffer triestado Tablas de verdad y formas canónicas Minimización por mapas de Karnaugh y términos indiferentes 4 Formulario Arquitectura y capacidad de direccionamiento Representación numérica y detección de errores Álgebra de Boole y simplificación lógica Errores típicos Soluciones de las preguntas de repaso Estos apuntes pueden contener errores u omisiones.

Son un material de apoyo y no sustituyen al temario oficial ni al profesorado: contrasta la información importante. Introducción a los Computadores: Arquitectura y Lógica 1 1 Estructura de computadores y sistemas operativos AL ACABAR SABRÁS Diferenciar las unidades de información del SI y del estándar binario aplicadas al almacenamiento. Identificar los módulos principales de la arquitectura Von Neumann y la función de sus buses. Analizar el ciclo de transición de estados de un proceso gestionado por el sistema operativo. PIÉNSALO ANTES DE LEER 1 ¿Por qué un fabricante de discos que vende 1 TB ofrece en realidad menos espacio del esperado al visualizarlo en el sistema operativo?

La informática estudia el tratamiento automático de la información mediante sistemas computacionales. Un computador es una máquina electrónica capaz de recibir datos del exterior, procesarlos mediante operaciones aritméticas y lógicas guiadas por un programa interno de instrucciones y emitir los resultados obtenidos de manera autónoma. ESQUEMA Estructura del computador y sistema operativo Unidades de información y codificación La información en los sistemas digitales se codifica en dígitos binarios o bits. Un bit representa un estado binario elemental con valor 0 o 1. El agrupamiento ordenado de 8 bits constituye 1 Byte, unidad estándar empleada para almacenar un carácter alfanumérico.

Para cuantificar capacidades y tamaños de memoria conviven dos normativas de prefijos: el sistema decimal estándar y el sistema binario: Magnitud Notación decimal (SI) Magnitud binaria Notación binaria (IEC) 1 Kilobyte (KB) 1 Kibibyte (KiB) Computador Digital Arquitectura y software base Arquitectura Hardware Modelo Von Neumann CPU UC y UAL Memoria y Buses MP, periféricos y líneas Sistema Operativo Gestión y procesos Ciclo del Proceso Listo, activo, bloqueado 10 = 3 1000 B 2 = 10 1024 B Introducción a los Computadores: Arquitectura y Lógica 2 Magnitud Notación decimal (SI) Magnitud binaria Notación binaria (IEC) 1 Megabyte (MB) 1 Mebibyte (MiB) 1 Gigabyte (GB) 1 Gibibyte (GiB) ERROR FRECUENTE Confundir los prefijos decimales con las potencias binarias es un fallo recurrente.

Un Kilobyte (KB) equivale estrictamente a 1000 bytes según el SI, mientras que 1024 bytes corresponden a un Kibibyte (KiB). Emplear 1024 para prefijos SI induce errores en el cálculo exacto de direccionamiento. COMPRUEBA 2 ¿Cuántos bits distintos contiene una memoria con una capacidad de almacenamiento de exactamente 2 KiB? Arquitectura de Von Neumann y jerarquía de buses La arquitectura de Von Neumann organiza el computador en bloques funcionales interconectados donde tanto los datos como las instrucciones comparten el mismo espacio de almacenamiento principal. Esquema funcional de bloques en la arquitectura clásica de Von Neumann.

Esta estructura se compone de las siguientes unidades esenciales: Unidad Central de Proceso (CPU): integra la Unidad de Control (UC), que interpreta secuencialmente las instrucciones y sincroniza el sistema mediante pulsos de reloj (Hz), y la Unidad Aritmético-Lógica (UAL), encargada de las operaciones lógicas, los cálculos matemáticos y la manipulación de registros de trabajo. Memoria principal (MP): almacena programas en ejecución y datos activos mediante circuitos electrónicos integrados; combina zonas de memoria de solo lectura (ROM, no volátil) y de lectura/escritura (RAM, volátil).

Unidades de Entrada y Salida (E/S): periféricos que comunican la máquina con el entorno traduciendo señales binarias en información interpretable o viceversa. 10 = 6 1.000.000 B 2 = 20 1.048.576 B 10 B 9 2 B 30 Introducción a los Computadores: Arquitectura y Lógica 3 Memoria masiva o externa: medios secundarios con mayor capacidad pero menor velocidad que la memoria interna. La interconexión física entre módulos se realiza mediante buses del sistema, formados por pistas paralelas que transmiten señales simultáneas: Bus de datos (DB): transporta la información bidireccional entre la CPU, la MP y los periféricos.

Bus de direcciones (AB): define la posición física de memoria o del puerto E/S sobre el que se va a operar. Con n líneas en el bus de direcciones se pueden direccionar hasta 2^n posiciones. Por ejemplo, un bus de 32 hilos abarca posiciones de memoria. Bus de control (CB): conduce las órdenes de lectura/escritura y las señales eléctricas de estado del procesador. COMPRUEBA 3 Si un microprocesador dispone de un bus de direcciones de 16 líneas físicas, ¿cuántas posiciones de memoria es capaz de identificar de forma unívoca?

Sistemas operativos: procesos y gestión de estados El sistema operativo es el software base encargado de administrar el hardware y permitir la ejecución concurrente de tareas. A diferencia de un programa pasivo (código inerte almacenado), un proceso es un programa en fase activa de ejecución, dotado de un bloque de control de proceso (PCB), pila de llamadas y variables asociadas. En entornos con multiprogramación, un proceso transita por diversos estados regulados por los planificadores: Diagrama de transición de estados y planificadores en un sistema operativo.

232 Introducción a los Computadores: Arquitectura y Lógica 4 Preparado (Listo): el proceso reside en memoria principal listo para recibir tiempo de CPU. Activo (Ejecución): el proceso se encuentra asignado a la CPU y ejecuta sus instrucciones máquina. Bloqueado: la ejecución se interrumpe a la espera de completar un evento externo o una operación de E/S. El planificador a corto plazo gestiona el paso de preparado a ejecución y el desalojo por tiempo. El planificador a largo plazo decide qué programas nuevos se admiten, mientras que el planificador a medio plazo traslada tareas bloqueadas o listas hacia memoria secundaria (estados de suspensión) para liberar memoria principal.

COMPRUEBA 4 ¿Qué diferencia a un proceso en estado «bloqueado» de uno en estado «preparado» si ninguno está usando la CPU? IDEAS CLAVE Un Byte equivale rigurosamente a 8 bits, distinguiéndose los múltiplos decimales del SI (potencias de 10) de los binarios IEC (potencias de 2). La arquitectura Von Neumann estructura el computador en CPU (UC y UAL), memoria principal y periféricos de E/S conectados por buses comunes. El ancho del bus de direcciones determina la memoria máxima direccionable mediante la relación posiciones para líneas. Un programa es un archivo inerte, mientras que un proceso es una entidad viva dotada de PCB, registros y espacio de memoria asignado.

Los tres estados operativos básicos de un proceso en multiprogramación son preparado, activo y bloqueado, coordinados por los planificadores del sistema operativo. COMPRUEBA LO QUE HAS APRENDIDO 5. ¿Cuál es la función específica del bus de direcciones frente al bus de datos en la arquitectura básica? 6. ¿Por qué un proceso pasa del estado de ejecución al estado bloqueado en lugar de volver a preparado? Test Rodea la respuesta correcta. Las soluciones están al final. 7. ¿Cuántas posiciones de memoria se pueden direccionar como máximo con un bus de 20 líneas de direcciones?

2n n 4.194.304 posiciones a) 1.048.576 posiciones b) 20.000 posiciones c) 2048 posiciones d) Introducción a los Computadores: Arquitectura y Lógica 5 8. ¿Qué componente de la CPU coordina el ritmo temporal e interpreta el código de operación de la instrucción? 9. ¿Qué estado adquiere un proceso cuando se le retira la CPU por consumo de su turno sin solicitar E/S? 10. ¿Cuál es la equivalencia exacta de 1 Kibibyte (KiB) según la normativa estandarizada? 2 Sistemas de numeración y representación de datos AL ACABAR SABRÁS Efectuar conversiones directas entre los sistemas binario, octal y hexadecimal. Identificar los campos de signo, exponente y mantisa bajo el estándar IEEE-754.

Calcular los bits de paridad simples y comprobar la condición de Hamming para la corrección de errores. PIÉNSALO ANTES DE LEER 11 ¿Por qué los ordenadores modernos no almacenan físicamente la coma de los números fraccionarios en sus registros de memoria? Sistemas posicionales y métodos de conversión Un sistema posicional representa cantidades según el peso de cada posición. En base , cualquier número con parte entera y parte fraccionaria se define mediante la expresión: El sistema binario utiliza base con los símbolos . Cada posición elemental recibe el nombre de bit.

Los sistemas octal ( , dígitos 0 al 7) y hexadecimal ( , dígitos 0 al 9 y letras a ) facilitan la manipulación compacta de cadenas binarias largas.

Sistema Base Símbolos válidos Bits por dígito Binario 2 0, 1 1 bit Unidad Aritmético-Lógica a) Bloque de Control de Proceso b) Unidad de Control c) Memoria Masiva d) Preparado a) Concluido b) Suspendido c) Bloqueado d) 1000 bits a) 1024 bytes b) 8192 bytes c) 1000 bytes d) B N = a B + i=0 n 1 i i b B j=1 m j j B = 2 {0, 1} B = 8 B = 16 A F Introducción a los Computadores: Arquitectura y Lógica 6 Sistema Base Símbolos válidos Bits por dígito Octal 8 0 al 7 3 bits ( ) Decimal 10 0 al 9 — Hexadecimal 16 0 al 9, A al F 4 bits ( ) La transformación entre binario y las bases 8 y 16 es directa y prescinde del paso por decimal: Binario a octal: se agrupan los bits de 3 en 3 a partir de la coma hacia ambos extremos.

Binario a hexadecimal: se forman grupos de 4 en 4 bits desde la coma, completando huecos con ceros. Para convertir un entero decimal a binario se realizan divisiones sucesivas entre 2; los restos en orden inverso dan la cifra. En la parte fraccionaria decimal se aplican multiplicaciones sucesivas por 2, tomando la parte entera generada en cada paso. COMPRUEBA 12 ¿Por qué la conversión de binario a octal o hexadecimal no requiere calcular potencias intermedias? Unidades de información y código BCD natural Un byte equivale a 8 bits, mientras que un grupo de 4 bits se denomina cuarteto o nibble.

El código BCD natural (Decimal Codificado en Binario) asigna una combinación fija de 4 bits a cada dígito decimal del 0 al 9. De las 16 combinaciones posibles con 4 bits ( ), descarta las 6 combinaciones superiores (del 10 al 15). EJEMPLO DE CODIFICACIÓN BCD El número decimal se descompone dígito a dígito: el 2 se codifica como 0010 y el 7 como 0111. En BCD natural se representa como . ERROR FRECUENTE Confundir la conversión a binario puro con la codificación en BCD natural. El valor equivale a en binario puro (5 bits), pero en BCD natural requiere dos grupos de 4 bits: (8 bits).

Representación con signo y principio de coma fija Para codificar el signo algebraico en un registro binario se reserva el bit situado en la posición más significativa (extremo izquierdo): el valor 0 indica signo positivo y el valor 1 indica signo negativo. En la representación en coma fija, el hardware o el programador asigna una cantidad fija de bits para la parte entera y otra cantidad fija para la parte fraccionaria.

Como la coma no se almacena físicamente en memoria, se siguen dos reglas operativas: 2 = 3 8 2 = 4 16 24 27 10 0010 0111 BCD 27 10 11011 2 0010 0111 BCD Introducción a los Computadores: Arquitectura y Lógica 7 COMPRUEBA 13 ¿Cómo se almacena físicamente la coma en un registro configurado en coma fija? Coma flotante estándar IEEE-754 La representación en coma flotante solventa la rigidez de la coma fija adaptando el peso mediante un exponente. El formato estandarizado internacionalmente es la norma IEEE-754, que estructura cualquier número normalizado con tres componentes ordenados: signo ( ), exponente sesgado ( ) y mantisa fraccionaria ( ).

Esquema del formato IEEE-754 en simple y doble precisión. PROCESO Estructura del estándar IEEE-754 1 Bit de signo 1 bit: 0 positivo, 1 negativo 2 Exponente sesgado Almacenado en exceso 127 o 1023 3 Mantisa fracciona ria Bits decimales tras el 1 implícito La normalización ajusta la mantisa para que comience siempre con una parte entera igual a 1 ( ). Gracias a esta unicidad, el valor 1 entero no se almacena en memoria; actúa como un bit implícito, lo que otorga un bit adicional de precisión útil.

El exponente se almacena con un desplazamiento o exceso calculado con la fórmula 2^{n-1} - 1, donde es el número de bits del campo de exponente: Simple precisión (32 bits): 1 bit de signo, 8 bits de exponente con sesgo en exceso 127 ( ) y 23 bits de mantisa fraccionaria. Doble precisión (64 bits): 1 bit de signo, 11 bits de exponente con sesgo en exceso 1023 ( ) y 52 bits de mantisa fraccionaria. Relleno: si una parte dispone de menos bits que los fijados, se completa con ceros. 1 Ajuste de precisión: si los datos exceden la capacidad asignada, se produce truncamiento o redondeo, provocando pérdida de información en los extremos. 2 s e m 1, …

n 2 8 1 1 2 11 1 1 Introducción a los Computadores: Arquitectura y Lógica 8 Patrón de exponente Mantisa Significado en IEEE-754 Todos ceros ( ) Cero con signo (+0 o -0) Máximo ( o 2047) Infinito ( o ) Máximo ( o 2047) Operación indeterminada (indeterminación 0/0 o NaN) COMPRUEBA 14 ¿Qué valor en binario se almacena en el campo de exponente de 32 bits si la potencia normalizada es 2 ? Detección y corrección de errores: paridad y Hamming Durante la transmisión y el almacenamiento digital pueden producirse alteraciones de bits aislados causadas por fallos en los canales físicos.

Existen técnicas dedicadas para detectar y subsanar estos errores: Bit de paridad Consiste en añadir un bit adicional al bloque de datos de modo que la suma total de unos cumpla una condición preestablecida: Paridad par: el recuento total de bits '1' del conjunto resultante debe ser un número par (o cero). Paridad impar: la cantidad total de '1' transmitidos debe resultar impar. Un único bit de paridad detecta la presencia de un fallo simple en la línea, pero no permite corregirlo automáticamente ni identificar cuál es el bit erróneo. Se usa de forma recurrente en buses y memorias RAM (con palabras de 8 bits de datos más 1 bit de paridad).

Control bidimensional por fila y columna Al transmitir una matriz de datos se calcula un Bit de Paridad de Fila (BPF) para cada fila horizontal y una fila final con el Bit de Paridad de Columna (BPC). Cuando ocurre un error simple en un bit, fallan simultáneamente una fila y una columna concretas; su intersección localiza la posición del bit afectado, corrigiéndolo mediante inversión complementaria (cambiar 0 por 1 o viceversa). Códigos de Hamming El esquema propuesto por Hamming intercala bits redundantes de control dentro de un mensaje de bits de información para conseguir corrección automática de un bit.

La cantidad de bits de paridad requerida se rige por la desigualdad: Las posiciones reservadas para los bits de verificación corresponden estrictamente a potencias enteras de base dos: p = 2^k (posiciones 1, 2, 4, 8...), rellenándose las posiciones restantes con los bits de datos útiles. e = 0 m = 0 e = 255 m = 0 + e = 255 m = 0 n m 2 n m + n + 1 Introducción a los Computadores: Arquitectura y Lógica 9 IDEAS CLAVE La conversión entre binario, octal y hexadecimal se realiza agrupando bits directamente desde la coma (3 bits en octal y 4 bits en hexadecimal). El código BCD natural representa individualmente cada dígito decimal del 0 al 9 mediante 4 bits fijos.

El estándar IEEE-754 estructura los números en signo, exponente sesgado y mantisa con un bit implícito 1 en formato normalizado. Un bit de paridad detecta un error simple, mientras que el control bidimensional por fila y columna permite su corrección directa. Para corregir un bit con código de Hamming de bits de datos y de paridad debe cumplirse la condición . COMPRUEBA LO QUE HAS APRENDIDO 15. ¿Cuántos bits componen los campos de exponente y mantisa en el formato IEEE-754 de simple precisión? 16. ¿Cuál es la condición matemática fundamental para determinar los bits de control en un código de Hamming? Test Rodea la respuesta correcta. Las soluciones están al final. 17.

¿Cuántos bits binarios equivalen directamente a un dígito en base hexadecimal? 18. ¿Cuál es la función del bit implícito en la mantisa normalizada de IEEE-754? 19. ¿Qué representa un valor de exponente máximo junto a una mantisa fraccionaria no nula en IEEE-754? m n 2 n m + n + 1 8 bits a) 16 bits b) 4 bits c) 3 bits d) Definir el signo del número a) Alinear la coma en posiciones pares b) Detectar si el valor es infinito c) Ahorrar memoria omitiendo el uno entero d) Un infinito positivo a) Una indeterminación o dato no válido b) El valor cero c) Un desbordamiento de pila d) Introducción a los Computadores: Arquitectura y Lógica 10 20.

¿En qué posiciones del mensaje resultante se ubican los bits de paridad en el código de Hamming? 3 Álgebra de Boole, puertas lógicas y minimización de funciones AL ACABAR SABRÁS Aplicar los postulados del álgebra de Boole y leyes de De Morgan para transformar expresiones lógicas. Identificar el comportamiento funcional de puertas lógicas básicas, compuestas y salidas en triestado. Construir tablas de verdad y derivar sus formas canónicas en minterms y maxterms. Minimizar funciones combinacionales mediante mapas de Karnaugh gestionando términos don't care.

PIÉNSALO ANTES DE LEER 21 ¿Cómo es posible conectar varias salidas de circuitos distintos a un mismo cable de datos sin que se produzca un cortocircuito? Postulados y propiedades del álgebra de Boole El álgebra booleana define las operaciones sobre variables binarias que únicamente admiten los estados 0 y 1. Permite modelar y simplificar analíticamente las funciones de los circuitos digitales. Las dos operaciones binarias fundamentales son la suma lógica u operación OR (equivalente a la unión) y el producto lógico u operación AND (equivalente a la intersección). La negación o complemento se representa con una barra superior ( ) o un apóstrofe.

Propiedad / Ley Expresión en suma (OR) Expresión en producto (AND) Idempotencia Elemento neutro y absorbente ; ; Complementación e involución ; Distributiva y absorción ; ; Solo en las posiciones pares a) En posiciones potencias de dos b) Al final de la trama de datos c) Únicamente en el extremo izquierdo d) A ˉ A + A = A A A = A A + 0 = A A + 1 = 1 A 1 = A A 0 = 0 A + = A ˉ 1 A = A ˉ 0 = A ˉ ˉ A A + A B = A A + A ˉ B = A + B A (A + B) = A A ( + A ˉ B) = A B Introducción a los Computadores: Arquitectura y Lógica 11 DEFINICIÓN Las leyes de De Morgan establecen la equivalencia dual entre operaciones negadas: y .

Transforman sumas globales negadas en productos de términos complementados, y viceversa. COMPRUEBA 22 ¿Por qué la simplificación de A + A·B da como resultado directo A? Puertas lógicas fundamentales y buffer triestado Las puertas lógicas constituyen la implementación física de las operaciones booleanas. Las familias comerciales integran múltiples puertas independientes dentro de un mismo encapsulado: Esquema de distribución interna de cuatro puertas en circuito integrado comercial.

Junto a las operaciones básicas (AND, OR, NOT), destacan las puertas universales (NAND y NOR), así como las puertas de paridad y comparación: Puerta XOR (OR exclusiva): produce nivel alto si sus entradas difieren ( ). Puerta XNOR (equivalencia): produce nivel alto si sus entradas son iguales ( ). Tabla de verdad correspondiente a la función lógica XNOR de equivalencia. El buffer digital traslada la entrada directamente a la salida adaptando niveles de señal o impedancia.

Una variante esencial para el diseño de buses es el circuito con control de habilitación: = A + B A ˉ B ˉ = A B + A ˉ B ˉ A B = B + A ˉ AB ˉ A B Introducción a los Computadores: Arquitectura y Lógica 12 DEFINICIÓN Un buffer triestado incorpora una entrada de control denominada Enable ( ). Cuando el control está activo ( ), transfiere el dato de entrada a la salida. Cuando el control se desactiva ( ), sitúa su terminal en alta impedancia (Z), desconectándose eléctricamente de la línea compartida (véase «Estructura de computadores y sistemas operativos»). ERROR FRECUENTE Confundir el estado de alta impedancia ( ) con un nivel lógico bajo (0).

El nivel 0 impone activamente una tensión de tierra, mientras que el estado equivale a un circuito abierto que deja la línea libre para que otro transmisor fije el valor sin provocar cortocircuitos. Tablas de verdad y formas canónicas Una tabla de verdad describe de forma exhaustiva la salida de una función para las combinaciones binarias de sus variables de entrada. Cualquier función se puede formular algebraicamente mediante dos estructuras canónicas estándar: Forma Canónica Símbolo numérico Definición de término Generación a partir de la tabla Suma de Productos Minterm ( ): producto de todas las variables (directas si valen 1, negadas si valen 0).

Se seleccionan las filas donde la función de salida vale 1. Producto de Sumas Maxterm ( ): suma de todas las variables (directas si valen 0, negadas si valen 1). Se seleccionan las filas donde la función de salida vale 0. COMPRUEBA 23 Si una función de 3 variables vale 1 en las combinaciones decimales 0, 3 y 5, ¿cuál es su desarrollo en maxterms? Minimización por mapas de Karnaugh y términos indiferentes El mapa de Karnaugh reordena la tabla de verdad en una cuadrícula bidimensional de celdas adyacentes. Para asegurar que entre celdas contiguas solo varíe una variable lógica, las filas y columnas se ordenan rigurosamente mediante código Gray (00, 01, 11, 10).

Esquema de mapas de Karnaugh de dos, tres y cuatro variables. C C = 1 C = 0 Z Z 2n n m(...) m i M (...) M i Introducción a los Computadores: Arquitectura y Lógica 13 PROCESO Procedimiento de simplificación con mapas de Karnaugh 1 Construir mapa Dibujar retícula rotu lada con código Gray en ejes. 2 Rellenar celdas Trasladar unos, ceros y términos indiferentes. 3 Agrupar en 2^k Formar lazos máxi mos rectangulares de unos y don't cares. 4 Extraer términos Eliminar variables complementarias para obtener la fun ción mínima.

El proceso de simplificación sigue criterios estrictos de agrupación: IDEAS CLAVE Las leyes de De Morgan permiten transformar sumas lógicas negadas en productos negados y viceversa. El buffer triestado aísla eléctricamente una salida colocándola en alta impedancia (Z) cuando Enable está inactivo. Toda función lógica se puede expresar como suma de minterms (unos) o producto de maxterms (ceros). Los mapas de Karnaugh emplean código Gray para garantizar que las celdas adyacentes difieran en un único bit. Las agrupaciones en mapas de Karnaugh deben ser rectangulares y de tamaño exacto celdas. COMPRUEBA LO QUE HAS APRENDIDO 24.

¿Qué secuencia de bits deben llevar los ejes de un mapa de Karnaugh de dos variables por coordenada y por qué? 25. ¿Cómo se aprovecha una condición indiferente (don't care) al simplificar por Karnaugh? Introducir los valores de salida en sus celdas decimales correspondientes. Si la expresión algebraica inicial no es canónica, se completa multiplicando los términos incompletos por la identidad . 1 (X + ) X ˉ Agrupar los unos contiguos en bloques rectangulares cuyo tamaño sea exactamente una potencia de dos: 2^k celdas (1, 2, 4, 8 o 16 celdas). 2 Aprovechar la adyacencia de los extremos y esquinas del mapa.

Un mismo término puede pertenecer a varios lazos para lograr bloques lo más grandes posibles. 3 En las funciones incompletamente especificadas, tratar las condiciones indiferentes (don't care, representadas por o ) asignándoles valor 1 o 0 a conveniencia para maximizar el tamaño de los grupos. 4 x 2k Introducción a los Computadores: Arquitectura y Lógica 14 Test Rodea la respuesta correcta. Las soluciones están al final. 26. ¿Cuál es la expresión simplificada de A + A·B según el álgebra booleana? 27. ¿Qué estado presenta la salida de un buffer triestado cuando el control Enable está desactivado? 28. ¿Cómo se obtiene la representación canónica en suma de productos? 29.

¿Cuál de los siguientes tamaños de agrupación NO es válido en un mapa de Karnaugh? 4 Formulario Arquitectura y capacidad de direccionamiento Fórmula o procedimiento Símbolos Cuándo se usa : direcciones físicas únicas direccionables, : ancho del bus de direcciones (número de líneas). Calcular el espacio de memoria máximo direccionable por la CPU según el bus de direcciones. Potencias de base dos normalizadas según el estándar binario IEC. Dimensionar celdas de almacenamiento y bancos de memoria principal.

B a) A b) A + B c) 1 d) Oscilación periódica a) Nivel alto (1) b) Nivel bajo (0) c) Alta impedancia (Z) d) Multiplicando minterms donde la función vale 0 a) Sumando minterms donde la función vale 1 b) Sumando maxterms donde la función vale 0 c) Multiplicando maxterms donde la función vale 1 d) 8 celdas a) 4 celdas b) 6 celdas c) 2 celdas d) N = 2n N n 1 KiB = 2 B = 10 1024 B 1 MiB = 2 B 20 1 GiB = 2 B 30 Introducción a los Computadores: Arquitectura y Lógica 15 Representación numérica y detección de errores Fórmula o procedimiento Símbolos Cuándo se usa Agrupar bits desde la coma (de 3 en 3 para base 8, de 4 en 4 para base 16) sustituir cada cuarteto o trío por su dígito directo Base 8 ( ) y base 16 ( ).

Conversión directa entre binario puro, octal y hexadecimal sin calcular potencias decimales. : exponente sesgado codificado, : exponente real normalizado, : número de bits del campo (8 en 32 bits, 11 en 64 bits). Codificación del campo exponente en el estándar de coma flotante IEEE-754. : bits de paridad redundantes, : bits de datos útiles transmitidos. Determinar la cantidad mínima de bits de verificación para corrección de error simple en código de Hamming. Álgebra de Boole y simplificación lógica Fórmula o procedimiento Símbolos Cuándo se usa : variables booleanas, barra superior: negación lógica. Leyes de De Morgan para convertir sumas negadas en productos de complementos y viceversa.

: variables booleanas. Leyes de absorción para simplificar expresiones lógicas combinacionales. Situar unos en cuadrícula con código Gray (00, 01, 11, 10) agrupar en bloques rectangulares de celdas adyacentes maximizando tamaño (incluyendo bordes y don't cares) extraer variables estables Cuadrícula bidimensional, lazos de casillas contiguas. Minimización sistemática de funciones lógicas mediante mapas de Karnaugh. Errores típicos Confundir prefijos decimales del SI ( ) con prefijos binarios IEC ( ) al computar direccionamientos físicos. Confundir la codificación BCD natural (4 bits por dígito decimal) con la representación directa en binario puro.

Trazar lazos en mapas de Karnaugh cuyo número de celdas no sea estrictamente potencia de dos ( , evitando grupos de 3 o 6 casillas). Asimilar el estado de alta impedancia ( ) del buffer triestado con un nivel de tensión bajo ('0'). 23 24 E = e + (2 n 1 1) E e n 2 n m + n + 1 n m = A + B A ˉ B ˉ = A B + A ˉ B ˉ A, B A + A B = A A + A ˉ B = A + B A (A + B) = A A, B 2k 2k 1 KB = 1000 B 1 KiB = 1024 B 2k Z Introducción a los Computadores: Arquitectura y Lógica 16 Soluciones de las preguntas de repaso 1.

Porque el fabricante calcula el almacenamiento en base decimal (1 TB = 10¹² bytes), mientras que el sistema operativo tradicionalmente contabiliza las capacidades en base binaria (Tebibytes con potencias de 2¹ ). 2. Contiene , lo que multiplicado por 8 bits por byte resulta en 16.384 bits. 3. Es capaz de direccionar exactamente posiciones distintas de memoria principal. 4. El proceso preparado está en condiciones de ejecutar inmediatamente si se le asigna el procesador, mientras que el bloqueado depende de que termine un evento externo como una lectura de periférico. 5.

El bus de direcciones selecciona la celda de memoria o periférico concreto sobre el que se opera, mientras que el bus de datos transmite el contenido binario que se lee o se escribe en esa posición seleccionada. 6. Porque solicita una operación de entrada/salida o un recurso no disponible de inmediato, por lo que no puede continuar ejecutando instrucciones hasta que concluya dicho evento externo. 7. b) 1.048.576 posiciones. El número de posiciones direccionables viene dado por la potencia binaria 2² , que equivale exactamente a 1.048.576 direcciones. 8. c) Unidad de Control. La Unidad de Control es el módulo funcional que decodifica la instrucción y genera las microórdenes temporizadas. 9.

a) Preparado. Al terminar su intervalo de procesador, el proceso sigue en condiciones de cómputo y vuelve a la cola de preparados. 10. b) 1024 bytes. El prefijo binario kibi representa 2¹ , lo que corresponde formalmente a 1024 bytes. 11. Porque los registros solo contienen biestables para ceros y unos; la posición de la coma se fija por convención previa (coma fija) o se codifica mediante un exponente que desplaza su posición (coma flotante). 12. Porque 8 y 16 son potencias exactas de 2 ( y ), permitiendo sustituir de forma directa cada dígito por un grupo fijo de 3 o 4 bits respectivamente. 13.

No se almacena de ninguna forma; la posición divisoria está prefijada por convenio de diseño o de programación antes de operar con los registros. 14. Se aplica el sesgo de 127: , cuya codificación binaria en 8 bits es . 15. Dispone de 8 bits para el exponente (con sesgo en exceso 127) y 23 bits para la mantisa fraccionaria. 16. La relación necesaria entre bits de datos y bits de paridad viene dada por la desigualdad . 17. c) 4 bits. Al ser 16 igual a 2 elevado a 4, cada dígito hexadecimal equivale de manera directa a 4 bits. 18. d) Ahorrar memoria omitiendo el uno entero. Al comenzar todo número normalizado por 1, este dígito entero no se almacena y aporta un bit extra de precisión. 19.

b) Una indeterminación o dato no válido. Un exponente con todos sus bits a 1 combinado con una mantisa distinta de cero denota indeterminación o NaN. 20. b) En posiciones potencias de dos. Los bits de paridad de Hamming se sitúan en las posiciones 1, 2, 4, 8 y sucesivas potencias de dos. 2 × 1024 = 2048 Bytes 2 = 16 65.536 23 24 4 + 127 = 131 10000011 2 m n 2 n m + n + 1 Introducción a los Computadores: Arquitectura y Lógica 17 21. Mediante el uso de salidas triestado, las cuales permiten dejar inactivos los circuitos desconectándolos en modo de alta impedancia (Z). 22. Por la propiedad distributiva y de absorción: factorizando queda A·(1 + B).

Como 1 + B = 1 y A·1 = A, el término B queda absorbido. 23. Corresponde al producto de los índices donde la función es 0: f(A,B,C) = M(1, 2, 4, 6, 7). 24. Deben seguir el código Gray (00, 01, 11, 10) para asegurar que entre casillas adyacentes solo conmute un único bit. 25. Se asume como un 1 si permite agrandar un lazo de tamaño potencia de 2, o como un 0 si no aporta reducción funcional. 26. b) A. Por absorción, A + A·B = A·(1 + B) = A·1 = A. 27. d) Alta impedancia (Z). Al inhabilitarse el buffer entra en alta impedancia (Z), quedando aislado eléctricamente. 28. b) Sumando minterms donde la función vale 1. La primera forma canónica suma los minterms asociados a las filas con resultado 1.

29. c) 6 celdas. Las agrupaciones en Karnaugh deben ser estrictamente potencias de dos ( ), y 6 no lo es. 2k Introducción a los Computadores: Arquitectura y Lógica 18