Colección de problemas: Fundamentos de diseño lógico y circuitos digitales

Tema 1 - Ejercicio 1: Ejecución manual de pseudocódigo

a <= 25;

For i in 0 to 4 loop

For j in 0 to 4 loop

If (i=j) then a <= a + 1;

elsif (j = 4) then a <= a + 2;

end if;

end loop;

end loop;

a <= a + 10;

Tema 1 - Ejercicio 1: Ejecución manual de pseudocódigo

Realiza la traza paso a paso del siguiente fragmento de pseudocódigo e indica cuál será el valor final almacenado en la variable a al terminar su ejecución:

a <= 25;

For i in 0 to 4 loop

For j in 0 to 4 loop

If (i=j) then a <= a + 1;

elsif (j = 4) then a <= a + 2;

end if;

end loop;

end loop;

a <= a + 10;

Tema 1 - Ejercicio 1: Ejecución manual de pseudocódigo

a <= 25;

For i in 0 to 4 loop

For j in 0 to 4 loop

If (i=j) then a <= a + 1;

elsif (j = 4) then a <= a + 2;

end if;

end loop;

end loop;

a <= a + 10;

Tema 1 - Ejercicio 2: Algoritmos para multiplicación acumulada

Se consideran dos enteros $X$ e $Y = y_3 \times 10^3 + y_2 \times 10^2 + y_1 \times 10 + y_0$. El producto $P = X \times Y$ se puede factorizar según la regla de Horner como:

$$P = (((y_3 \times X) \times 10 + y_2 \times X) \times 10 + y_1 \times X) \times 10 + y_0 \times X$$

Determina cuál o cuáles de los siguientes cuatro algoritmos computan de forma correcta el producto $P$:

Tema 1 - Ejercicio 1: Ejecución manual de pseudocódigo

a <= 25;

For i in 0 to 4 loop

For j in 0 to 4 loop

If (i=j) then a <= a + 1;

elsif (j = 4) then a <= a + 2;

end if;

end loop;

end loop;

a <= a + 10;

Tema 1 - Ejercicio 3: Control de puerta de garaje

Diseña en pseudocódigo el algoritmo de control para un sistema automatizado de apertura de una puerta de acceso de vehículos con las siguientes especificaciones:

Entradas:

REQ: señal de pulsador (1 pulsado, 0 no pulsado).

UPPER: sensor de fin de carrera superior (1 si la puerta está completamente abierta).

LOWER: sensor de fin de carrera inferior (1 si la puerta está totalmente cerrada).

SENSORS: detector de vehículos en el área de paso (0 si despejada, 1 si ocupada).

Salidas:

ON/OFF: 1 activa el motor, 0 lo detiene.

UP/DOWN: sentido de giro (0 subir/abrir, 1 bajar/cerrar).

Secuencia requerida:

Aguardar petición de apertura ( REQ = 1).

Iniciar elevación de la puerta.

Esperar hasta apertura total.

Aguardar a que la zona de paso esté despejada e iniciar el cierre.

Esperar al cierre completo y retornar al reposo sin aceptar peticiones intermedias.

Tema 1 - Ejercicio 1: Ejecución manual de pseudocódigo

a <= 25;

For i in 0 to 4 loop

For j in 0 to 4 loop

If (i=j) then a <= a + 1;

elsif (j = 4) then a <= a + 2;

end if;

end loop;

end loop;

a <= a + 10;

Determina la tabla de verdad y la función lógica implementada por la estructura de transistores CMOS que se muestra a continuación:

Tabla de verdad: Completa el valor de salida $V_{OUT}$ (0 o 1) para cada combinación de entradas.

$V_{IN1}$ · $V_{IN2}$ · $V_{IN3}$ · $V_{OUT}$

Tema 2 - Ejercicio 2: Síntesis directa mediante puertas

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

Aplica los postulados y propiedades fundamentales del álgebra de Boole para simplificar al máximo las siguientes funciones lógicas:

a.

$f(a, b, c) = \bar{b}\bar{c}\bar{x}\bar{a}\bar{b}\bar{c}\bar{x}\bar{a}\bar{x}\bar{b}\bar{x}\bar{c}$

(Notación equivalente en el enunciado original: $f(a, b, c) = \overline{bc} \cdot \overline{a\bar{b}\bar{c}} \cdot \overline{a\bar{b}\bar{c}}$)

b.

$f(a, b, c, d) = a\bar{x}b\bar{x}c\bar{x}d + \bar{a}\bar{x}b + a\bar{x}b\bar{x}\bar{c} + a\bar{x}\bar{b} + a\bar{x}\bar{c}$

(Notación equivalente en producto estándar: $f(a, b, c, d) = abcd + \bar{a}b + abc\bar{c} +... = abcd + \bar{a}b + ab\bar{c} + a\bar{b} + a\bar{c}$)

Tema 2 - Ejercicio 2: Síntesis directa mediante puertas

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

a.

$f(a, b, c) = \bar{b}\bar{c}\bar{x}\bar{a}\bar{b}\bar{c}\bar{x}\bar{a}\bar{x}\bar{b}\bar{x}\bar{c}$

b.

$f(a, b, c, d) = a\bar{x}b\bar{x}c\bar{x}d + \bar{a}\bar{x}b + a\bar{x}b\bar{x}\bar{c} + a\bar{x}\bar{b} + a\bar{x}\bar{c}$

Tema 2 - Ejercicio 2: Síntesis directa mediante puertas

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

Tema 2 - Ejercicio 3: Análisis y reducción de circuito

A partir del esquema lógico suministrado a continuación:

a.

Obtén la función booleana correspondiente a la salida $f$ tal y como está implementada.

b.

Simplifica algebraicamente la expresión obtenida.

c.

Indica el esquema del circuito reducido (describe las puertas lógicas necesarias o sube el esquema dibujado).

Tema 2 - Ejercicio 2: Síntesis directa mediante puertas

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

Tema 2 - Ejercicio 4: Implementación exclusiva con NAND

Transforma el circuito combinacional de la figura para que esté compuesto únicamente por puertas lógicas NAND e inversores:

Dibuja o esquematiza el circuito transformado resultante:

Tema 2 - Ejercicio 2: Síntesis directa mediante puertas

Dibuja el esquema lógico que implementa de forma directa (sin simplificación previa) cada una de las dos funciones del ejercicio anterior:

Tema 2 - Ejercicio 5: Implementación exclusiva con NOR

Reimplementa el circuito lógico siguiente utilizando exclusivamente puertas NOR e inversores:

Describe el procedimiento de transformación (mediante el método directo o convirtiendo la función a producto de sumas) e incluye el esquema o dibujo del circuito lógico resultante:

Semana 3 - Ejercicio 3: Operaciones con palabras de $n$ bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n + 1$ bits respectivamente.

Descripción algorítmica del diseño de referencia (Ejercicio 2):

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Semana 3 - Ejercicio 1: Minimización mediante notación cúbica

Aplica el método de los cubos (notación cúbica / Quine-McCluskey) para obtener la expresión simplificada mínima de la función de cuatro variables con términos redundantes (don't cares):

$$f(a,b,c,d) = \sum m(5, 6, 7) + d(3, 4, 12)$$

Semana 3 - Ejercicio 3: Operaciones con palabras de $n$ bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n + 1$ bits respectivamente.

Descripción algorítmica del diseño de referencia (Ejercicio 2):

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Semana 3 - Ejercicio 2: Circuito a partir de caso

Diseña un circuito lógico de 4 entradas binarias $(x, y, z, w)$ y dos salidas $(f, g)$ que satisfaga la siguiente descripción algorítmica:

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Desarrolla el diseño del circuito (mediante funciones lógicas minimizadas con puertas o mediante multiplexores 4:1) y explica la deducción paso a paso:

Semana 3 - Ejercicio 3: Operaciones con palabras de $n$ bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n + 1$ bits respectivamente.

Descripción algorítmica del diseño de referencia (Ejercicio 2):

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Semana 3 - Ejercicio 3: Operaciones con palabras de n bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n+1$ bits respectivamente.

Describe la arquitectura y componentes requeridos (bloques aritméticos, multiplexores y extensiones de signo/cero) para generar $f$ y $g$:

Semana 3 - Ejercicio 3: Operaciones con palabras de $n$ bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n + 1$ bits respectivamente.

Descripción algorítmica del diseño de referencia (Ejercicio 2):

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Semana 3 - Ejercicio 4: Diseño de sumador BCD

Diseña un sumador para dos dígitos decimales codificados en BCD natural (entradas $A$ y $B$ de 4 bits, más un acarreo de entrada $c_{IN}$), según la arquitectura de bloque mostrada:

El valor máximo de la suma es $9 + 9 + 1 = 19$, representable en dos dígitos BCD ($S_1, S_0$). Modela el circuito corrector que se sitúa a la salida de un sumador binario clásico de 4 bits.

1.

2.

Semana 3 - Ejercicio 3: Operaciones con palabras de $n$ bits

Generaliza el diseño anterior para el caso en el que las entradas $z$ y $w$ son palabras binarias de $n$ bits, y la operación $z + w$ es una suma aritmética entera de $n$ bits. Las salidas $f$ y $g$ deben tener tamaños de $n$ y $n + 1$ bits respectivamente.

Descripción algorítmica del diseño de referencia (Ejercicio 2):

case xy is

when "00" => f <= z; g <= w;

when "01" => f <= 0; g <= z + w;

when "10" => f <= z; g <= 0;

when "11" => f <= 1; g <= 1;

end case;

Semana 3 - Ejercicio 5: Restador modular de n bits

Diseña un procedimiento y el circuito digital correspondiente para calcular la diferencia entre dos números enteros sin signo $A$ y $B$ de $n$ bits, devolviendo el resultado bajo la forma $A - B = (-1)^s \times C$ (donde $s$ es el bit de signo y $C = |A - B|$):

a.

Describe el algoritmo de alto nivel basado en llamadas a un bloque de resta convencional RESTA(X, Y, carryOUT, R).

b.

Diseña la estructura a nivel de bit para cada celda de resta columna a columna RestaColumna y deduce sus ecuaciones lógicas.