Pràctica 1. Disseny i simplificació de circuits combinacionals

Context

Aquest estudi previ té per finalitat el disseny d'un bloc combinacional amb tres línies d'entrada ($X_2, X_1, X_0$) i set línies de sortida ($S_a, S_b, S_c, S_d, S_e, S_f, S_g$). A partir del comportament binari especificat, es construeix la taula de veritat completa, es minimitzen les funcions lògiques mitjançant mapes de Karnaugh i es dissenyen els circuits òptims basats en portes NOT, AND i OR.

1) Taula de la veritat

Empleneu la taula de veritat que descriu el funcionament complet del circuit combinacional per a les set sortides ($S_a, S_b, S_c, S_d, S_e, S_f, S_g$) en funció de les combinacions de les tres variables d'entrada ($X_2, X_1, X_0).

$X_2$

$X_1$

$X_0$

$S_a$

$S_b$

$S_c$

$S_d$

$S_e$

$S_f$

$S_g$

Context

Aquest estudi previ té per finalitat el disseny d'un bloc combinacional amb tres línies d'entrada ($X_2, X_1, X_0$) i set línies de sortida ($S_a, S_b, S_c, S_d, S_e, S_f, S_g$). A partir del comportament binari especificat, es construeix la taula de veritat completa, es minimitzen les funcions lògiques mitjançant mapes de Karnaugh i es dissenyen els circuits òptims basats en portes NOT, AND i OR.

2) Simplificació de les funcions de sortida i circuits mínims NOT-AND-OR

A partir de la taula de veritat obtinguda a l'activitat anterior, deduïu per a cadascuna de les funcions de sortida l'expressió booleana mínima en forma de suma de productes emprant mapes de Karnaugh i representeu l'esquema del circuit lògic equivalent utilitzant exclusivament portes NOT, AND i OR.

a.

Funció de sortida $S_a$

b.

Funció de sortida $S_b$

c.

Funció de sortida $S_c$

d.

Funció de sortida $S_d$

e.

Funció de sortida $S_e$

f.

Funció de sortida $S_f$

g.

Funció de sortida $S_g$

Representació de l'esquema dels circuits lògics amb portes NOT, AND i OR: